fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

基于FPGA的USB接口IP核設(shè)計(jì)

摘要: 重點(diǎn)闡述了USB接口IP核關(guān)鍵模塊的設(shè)計(jì)和驗(yàn)證，用VerilogHDL對(duì)USBIP核協(xié)議RTL級(jí)代碼編寫(xiě)，對(duì)USB協(xié)議的數(shù)據(jù)流、傳輸?shù)冗M(jìn)行了深入的分析，在Xilinx ISE軟件平臺(tái)上進(jìn)行了FPGA綜合，并在Xilinx FPGA開(kāi)發(fā)板上調(diào)試成功
關(guān)鍵字： FPGA USB IP核接口

主打模擬和DSP兩大支柱技術(shù)

　　來(lái)自于TI的鄭小龍則介紹TI面對(duì)近年來(lái)半導(dǎo)體的發(fā)展格局，率先優(yōu)化了企業(yè)的戰(zhàn)略組合，主打模擬和DSP兩大支柱技術(shù)，集中資源在這兩個(gè)領(lǐng)域力爭(zhēng)獲得更高的利潤(rùn)。未來(lái)，在DSP領(lǐng)域，TI將推動(dòng)全新的嵌入式處理器(Embeded Processor)概念，瞄準(zhǔn)智能監(jiān)控和視頻識(shí)別等新興市場(chǎng)，尋求更大發(fā)展空間。　　鄭小龍　　在智能監(jiān)控領(lǐng)域，隨著安全觀念的提升，智能監(jiān)控和智能識(shí)別技術(shù)必然將全面應(yīng)用到公共安全、金融商業(yè)甚至個(gè)人住宅監(jiān)控方面，而個(gè)人住宅監(jiān)控將會(huì)為半導(dǎo)體企業(yè)創(chuàng)造一個(gè)爆發(fā)式的應(yīng)用空間，當(dāng)然住宅監(jiān)控的
關(guān)鍵字： TI DSP 嵌入式處理器

基礎(chǔ)架構(gòu)應(yīng)用成FPGA產(chǎn)業(yè)激增點(diǎn)

　　賽靈思公司全球副總裁兼首席技術(shù)官I(mǎi)vo Bolsens認(rèn)為在2010年， FPGA平臺(tái)在電子基礎(chǔ)架構(gòu)應(yīng)用中的巨大增長(zhǎng)機(jī)會(huì)，如有線通信、3G和LTE無(wú)線部署，這些應(yīng)用一般都要求超過(guò)每秒1000 Giga次運(yùn)算和100 Gbps以上的數(shù)據(jù)包處理速率的高性能DSP處理。綠色I(xiàn)T需要高能效、高性能的計(jì)算架構(gòu)，以便充分利用并行計(jì)算能力。智能網(wǎng)格將依靠可編程、靈活的設(shè)備和計(jì)量?jī)x器。而安防設(shè)備要求復(fù)雜的圖像處理算法。這些計(jì)算密集型應(yīng)用非常適合采用當(dāng)前領(lǐng)先的FPGA所帶來(lái)的性能和靈活性?xún)?yōu)勢(shì)。2010年，賽靈思將通過(guò)新
關(guān)鍵字： Xilinx FPGA 3G LTE

工藝技術(shù)發(fā)展帶給FPGA更多市場(chǎng)空間

　　Altera IC設(shè)計(jì)副總裁Bradley Howe認(rèn)為通信系統(tǒng)、高端測(cè)試設(shè)備和軍事通信系統(tǒng)等寬帶應(yīng)用將推動(dòng)半導(dǎo)體產(chǎn)品的全面發(fā)展。高速互聯(lián)將成為半導(dǎo)體產(chǎn)品最關(guān)鍵、最能突出產(chǎn)品優(yōu)勢(shì)的功能，特別是從1 G~11.3 Gbps，高速串行鏈路幾乎是所有市場(chǎng)領(lǐng)域半導(dǎo)體知識(shí)產(chǎn)權(quán)(IP)的基本組成。　　Bradley Howe 　　2010年，Altera主要關(guān)注的領(lǐng)域是工藝技術(shù)應(yīng)用，在收發(fā)器上的業(yè)界領(lǐng)先優(yōu)勢(shì)以及FPGA的功耗和復(fù)雜性管理等，以滿足越來(lái)越高的寬帶應(yīng)用需求。隨著高級(jí)工藝節(jié)點(diǎn)芯片開(kāi)發(fā)成本的攀升
關(guān)鍵字： Altera IC設(shè)計(jì) FPGA

Tensilica靈活配置的DSP助力自主知識(shí)產(chǎn)權(quán)

亮相IIC-China 2010,聚焦自主知識(shí)產(chǎn)權(quán) Tensilica將于3月15-16日亮相上海IIC-China 2010（國(guó)際集成電路研討會(huì)暨展覽會(huì)）。針對(duì)金融危機(jī)對(duì)半導(dǎo)體產(chǎn)業(yè)的影響、半導(dǎo)體廠商在研發(fā)成本方面的問(wèn)題以及領(lǐng)先的中國(guó)半導(dǎo)體廠商對(duì)于自主知識(shí)產(chǎn)權(quán)的孜孜追求，Tensilica 在本屆展會(huì)上將著重展示其可配置處理器在幫助企業(yè)研發(fā)自主知識(shí)產(chǎn)權(quán)方面的卓越表現(xiàn)(展位號(hào)：8S35)。Tensilica亞太區(qū)總監(jiān)黃啟弘將在高峰論壇做出“Tensilica靈活配置的DSP,幫您實(shí)現(xiàn)自主知
關(guān)鍵字：自主知識(shí)產(chǎn)權(quán) Xtensa ConnX DSP IP核

FPGA主導(dǎo)3D視頻處理市場(chǎng) ASIC遭遇標(biāo)準(zhǔn)瓶頸

　　在電影《阿凡達(dá)》中，當(dāng)Neytiri救了地球人狀態(tài)的JakeSully時(shí)，JakeSully一句深情的“Iseeyou”推動(dòng)劇情走向最高潮，這句臺(tái)詞隨之也被人們廣為傳誦。JakeSully和Neytiri對(duì)世界美好的愿望和共同的追求，使雙方互相看到了地球人和納威人之間不可分割的聯(lián)系，而觀眾則通過(guò)先進(jìn)的3D視頻處理技術(shù)，觀賞到了3D電影的逼真效果，感受到這部電影帶來(lái)的震撼。　　FPGA主導(dǎo)3D視頻處理市場(chǎng) 　　《阿凡達(dá)》3D電影的熱映，引發(fā)了前所未有的3D熱潮。不僅3D電影
關(guān)鍵字： FPGA 3D視頻處理 ASIC

基于DSP的車(chē)載GPS／DR組合導(dǎo)航系統(tǒng)硬件設(shè)計(jì)

基于DSP的車(chē)載GPS／DR組合導(dǎo)航系統(tǒng)硬件設(shè)計(jì)　針對(duì)低成本組合導(dǎo)航技術(shù)發(fā)展的需要，結(jié)合主要傳感器特點(diǎn)，本文介紹了以浮點(diǎn)DSPTMS320VC33為組合導(dǎo)航算法實(shí)現(xiàn)的核心處理器，利用TL16C554進(jìn)行通信口擴(kuò)展的GPS/DR組合導(dǎo)航系
關(guān)鍵字： DSP GPS 車(chē)載組合

Altera Stratix IV FPGA通過(guò)了Interlaken通用性測(cè)試

　　Altera公司今天宣布，Stratix ?IV FPGA通過(guò)Interlaken聯(lián)盟的器件通用性測(cè)試。Altera認(rèn)證了與使用Interlaken協(xié)議的第三方組件的高性能FPGA接口。Stratix IV GT FPGA通過(guò)6.25-Gbps線速通用性測(cè)試，是業(yè)界唯一支持10 Gbps線速的Interlaken解決方案。器件通用性測(cè)試驗(yàn)證了Stratix IV FPGA芯片間Interlaken接口，確保它們能夠?yàn)橄乱淮鸁o(wú)線和固網(wǎng)基礎(chǔ)設(shè)施應(yīng)用迅速提供全包解決方案。　　Altera使用S
關(guān)鍵字： Altera Stratix FPGA

伺服控制系統(tǒng)中高精度電流采樣的設(shè)計(jì)

本文探討了在高精度伺服控制系統(tǒng)中基本控制方案以及電流環(huán)的控制策略。詳細(xì)敘述了電流采樣與處理，以及關(guān)鍵件的選型，并給出了實(shí)驗(yàn)結(jié)果。所設(shè)計(jì)的伺服驅(qū)動(dòng)控制器在數(shù)控加工中心進(jìn)行機(jī)械加工測(cè)試，得到了微米級(jí)加工精度的良好結(jié)果。
關(guān)鍵字：伺服控制 DSP 電流傳感器空間矢量控制 LEM 201003

基于FPGA的嵌入式Linux軟硬件設(shè)計(jì)

本文介紹了通過(guò)FPGA 內(nèi)部嵌入的Powerpc405處理器，移植嵌入式Linux系統(tǒng)，并和FPGA 協(xié)調(diào)工作的軟硬件實(shí)現(xiàn)過(guò)程。該系統(tǒng)既發(fā)揮了FPGA并行處理和多接口控制的優(yōu)勢(shì)，也有效地融合了Linux系統(tǒng)在程序調(diào)度和穩(wěn)定性方面的優(yōu)勢(shì)。
關(guān)鍵字： FPGA Linux 嵌入式 201003

采用硬件加速發(fā)揮MicroBlaze處理能力

有許多算法可以轉(zhuǎn)化為純硬件來(lái)加速處理器，諸如平均標(biāo)準(zhǔn)偏差算法、給定時(shí)間內(nèi)創(chuàng)建最小值或最大值、濾波器以及FFT等。不過(guò)，諸如位反轉(zhuǎn)等一些不常見(jiàn)的算法可采用合適的硬件加速器也能移植到硬件上。本文以賽靈思的MicroBlaze為例，探討了在FPGA上采用此種硬件加速方法，使系統(tǒng)性能可超過(guò)標(biāo)準(zhǔn)處理器、控制器甚至 DSP。
關(guān)鍵字： Xilinx FPGA 處理器硬件加速 MicroBlaze FPU 201003

FPGA中的處理器IP概述

在工程設(shè)計(jì)中，如何選擇微處理器核越來(lái)越重要，本文對(duì)FPGA設(shè)計(jì)中所用的處理器IP核進(jìn)行了探討。LatticeMico32軟核具有技術(shù)上的優(yōu)勢(shì)，不僅擁有IP核，還有構(gòu)建平臺(tái)的工具。
關(guān)鍵字： Lattice FPGA 軟核硬核處理器IP 201003

德州儀器上調(diào)第一季度業(yè)績(jī)預(yù)期

　　據(jù)國(guó)外媒體報(bào)道，德州儀器公司(Texas Instruments)本周一上調(diào)了第一季度業(yè)績(jī)預(yù)期，預(yù)計(jì)第一季度每股收益為48美分到52美分，營(yíng)收為30.7億美元至31.9億美元。公司今年一月底預(yù)期，第一季度每股收益44美分至52美分，營(yíng)收最低則可達(dá)29.5億美元。　　分析預(yù)計(jì)德州儀器每股收益49美分，營(yíng)收為30.8億美元。
關(guān)鍵字： TI DSP

FPGA高速收發(fā)器設(shè)計(jì)原則

FPGA高速收發(fā)器設(shè)計(jì)原則,高速收發(fā)器(SERDES)的運(yùn)用范圍十分廣泛，包括通訊、計(jì)算機(jī)、工業(yè)和儲(chǔ)存，以及必須在芯片與芯片/模塊之間、或在背板/電纜上傳輸大量數(shù)據(jù)的系統(tǒng)。但普通高速收發(fā)器的并行總線設(shè)計(jì)已無(wú)法滿足現(xiàn)在的要求。將收發(fā)器整合在FPGA中，成為解決這一問(wèn)題的選擇辦法。
關(guān)鍵字：原則設(shè)計(jì) 收發(fā)器高速 FPGA RapidIO

基于FPGA的無(wú)線同播頻率校準(zhǔn)裝置的設(shè)計(jì)

摘要：在討論了無(wú)線同播特點(diǎn)和頻率校準(zhǔn)基本原理的基礎(chǔ)上，提出了一種基FPGA的無(wú)線同播頻率校準(zhǔn)裝置的設(shè)計(jì)方案，實(shí)現(xiàn)了高精度廣播頻率的輸出，給出了詳細(xì)設(shè)計(jì)過(guò)程和實(shí)際測(cè)試結(jié)果。
關(guān)鍵詞：現(xiàn)場(chǎng)可編程門(mén)陣列；無(wú)
關(guān)鍵字： FPGA 無(wú)線頻率校準(zhǔn) 裝置