fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

用FPGA實(shí)現(xiàn)音頻采樣率的轉(zhuǎn)換

如今，即使低成本FPGA也能提供遠(yuǎn)遠(yuǎn)大于DSP的計(jì)算能力。目前的FPGA包含專用乘法器甚至DSP乘法/累加(MAC)模塊，能以550MHz以上的時(shí)鐘速度處理信號(hào)。不過，直到現(xiàn)在，音頻信號(hào)處理中還很少需要用到這些功能。串行實(shí)現(xiàn)千
關(guān)鍵字： FPGA 音頻采樣率轉(zhuǎn)換

基于DSP的多頻帶混合信號(hào)測(cè)試系統(tǒng)的設(shè)計(jì)

隨著數(shù)字化浪潮的深入，具有混合信號(hào)功能的芯片越來越多地出現(xiàn)在人們的生活中。通訊領(lǐng)域的MODEM(如ADSL)，CODEC和飛速發(fā)展的手機(jī)芯片，視頻處理器領(lǐng)域的MPEG，DVD 芯片，都是具有混合信號(hào)功能的芯片，其特點(diǎn)是處理速度高、覆蓋的頻率范圍寬，芯片的升級(jí)換代周期日益縮短。這就要求測(cè)試系統(tǒng)具有更高的性能和更寬的頻帶范圍，而且需要靈活的架構(gòu)來應(yīng)對(duì)不斷升級(jí)的芯片測(cè)試需求，以便有效降低新器件的測(cè)試成本。此外，混合信號(hào)芯片種類繁多，各種具有混合信號(hào)的芯片已經(jīng)廣泛運(yùn)用到生產(chǎn)和生活的各個(gè)領(lǐng)域，而不同的應(yīng)用領(lǐng)域，其工
關(guān)鍵字：測(cè)試系統(tǒng) 設(shè)計(jì) 信號(hào) 混合 DSP 頻帶基于數(shù)字信號(hào)

用RapidIO提高DSP陣列的性能

“采用SERDES(串行/解串器)技術(shù)后只需少量引腳就能獲得很高的帶寬。由于硬件全部承擔(dān)了協(xié)議棧的處理，RapidIO減少了原來僅用于在系統(tǒng)中傳輸數(shù)據(jù)的寶貴DSP周期?！盨hippen說，“例如，多個(gè)飛思卡爾公司的StarCorebase
關(guān)鍵字：性能陣列 DSP 提高 RapidIO RapidIO

軟件無線電技術(shù)與可重配置計(jì)算體系結(jié)構(gòu)

1．技術(shù)趨勢(shì)
　　現(xiàn)代無線通信的主體是移動(dòng)通信。參照ITU建議M1225，移動(dòng)通信是在復(fù)雜多變的移動(dòng)環(huán)境下工作的，因此必須考慮嚴(yán)重的時(shí)變和多徑傳播的影響。在現(xiàn)代無線通信系統(tǒng)中，特別是在碼分多址(CDMA)系統(tǒng)中，為了
關(guān)鍵字：計(jì)算體系結(jié)構(gòu) 配置技術(shù) 無線電軟件 DSP FPGA

優(yōu)化FPGA功耗的設(shè)計(jì)技術(shù)

無論從微觀到宏觀、從延長(zhǎng)電池壽命到減少全球變暖的溫室效應(yīng)等等，各種不同因素都在迅速推動(dòng)系統(tǒng)設(shè)計(jì)人員關(guān)注節(jié)能問題。一項(xiàng)有關(guān)設(shè)計(jì)優(yōu)先考慮事項(xiàng)的最新調(diào)查指出，大部分工程師已把功耗排在首位，或者是將其緊跟在
關(guān)鍵字： FPGA 功耗設(shè)計(jì)技術(shù)

多天線多載波的數(shù)字上下變頻的FPGA實(shí)現(xiàn)

本文的主要目的就是介紹多天線多載波數(shù)字上下變頻的FPGA實(shí)現(xiàn)方法,以及Altera提供的一種數(shù)字信號(hào)處理的工具,DSP BUILDER。
關(guān)鍵字： FPGA 實(shí)現(xiàn) 變頻上下載波數(shù)字天線數(shù)字信號(hào)

海思將在網(wǎng)絡(luò)設(shè)備芯片中使用Tensilica的DPU和DSP內(nèi)核

　　Tensilica日前宣布，授權(quán)海思半導(dǎo)體Xtensa系列可配置數(shù)據(jù)處理器(DPU)及ConnX™ DSP(數(shù)據(jù)信號(hào)處理)IP核。海思將在網(wǎng)絡(luò)設(shè)備芯片的設(shè)計(jì)中使用Tensilica的DPU和DSP內(nèi)核。　　海思半導(dǎo)體副總裁Teresa He表示：“在選擇Tensilica之前我們對(duì)可授權(quán)的DSP IP核進(jìn)行了全面的考察和評(píng)估。Tensilica 公司的Xtensa系列DPU在提供世界一流DSP性能的同時(shí)又擁有卓越的靈活性和可配置性，給予海思半導(dǎo)體產(chǎn)品很強(qiáng)的差異化能力，帶給我
關(guān)鍵字： Tensilica DPU DSP 內(nèi)核

Altera 40-nm Arria II GX FPGA轉(zhuǎn)入量產(chǎn)

　　Altera公司今天宣布，開始量產(chǎn)發(fā)售40-nm Arria® II GX FPGA系列的第一款器件。Arria II GX器件系列專門針對(duì)3-Gbps收發(fā)器應(yīng)用，為用戶提供了低功耗、低成本和高性能FPGA解決方案。廣播、無線和固網(wǎng)市場(chǎng)等多種大批量應(yīng)用目前廣泛采用了Arria II GX FPGA。　　Arria II GX FPGA現(xiàn)在量產(chǎn)發(fā)售EP2AGX45和EP2AGX65，它們分別具有45K邏輯單元(LE)和65K LE。對(duì)于接入設(shè)備、遠(yuǎn)程射頻前端、HD視頻攝像機(jī)和保密設(shè)備等低成本
關(guān)鍵字： Altera 40納米 Arria FPGA

賽靈思發(fā)布28納米FPGA平臺(tái) 推進(jìn)可編程技術(shù)

賽靈思公司(Xilinx)宣布發(fā)布賽靈思新一代可編程FPGA平臺(tái)。據(jù)悉，目前過高的ASIC設(shè)計(jì)和制造成本、快速演化的相關(guān)標(biāo)準(zhǔn)、縮減物料清單以及對(duì)軟硬件可編程性的需求，與當(dāng)前經(jīng)濟(jì)不景氣且員工數(shù)量減少的狀況相互交織，令當(dāng)前的現(xiàn)實(shí)環(huán)境雪上加霜，迫使電子產(chǎn)品設(shè)計(jì)人員必須逐步把FPGA用作ASIC 和ASSP的替代方案。賽靈思將上述各種趨勢(shì)的互相交織，視為可編程技術(shù)勢(shì)在必行的重要驅(qū)動(dòng)因素。同時(shí)，功耗管理及其對(duì)系統(tǒng)成本和性能的影響也是當(dāng)前電子系統(tǒng)設(shè)計(jì)人員和制造商所首要關(guān)注的問題。隨著競(jìng)爭(zhēng)日益激烈，盡力降低功耗
關(guān)鍵字： Xilinx FPGA

三星擴(kuò)大和賽靈思合作28納米制程

據(jù)韓聯(lián)社(Yonhap)報(bào)導(dǎo)，全球最大計(jì)算機(jī)存儲(chǔ)器制造商三星電子(Samsung Electronics)將和可編程邏輯IC龍頭FPGA業(yè)者賽靈思(Xilinx)擴(kuò)大代工合作協(xié)議，進(jìn)展至28奈米制程。在雙方合作協(xié)議中，三星將于2011年起，以基于28奈米的高介電層／金屬閘(High-K Metal Gate；HKMG)制程技術(shù)制造可編程邏輯芯片(FPGA)裝置。
關(guān)鍵字：三星電子 28納米 FPGA

基于SBC+DSP 的嵌入式系統(tǒng)設(shè)計(jì)與應(yīng)用

基于SBC+DSP 的嵌入式系統(tǒng)設(shè)計(jì)與應(yīng)用,根據(jù)嵌入式系統(tǒng)知識(shí)，利用其優(yōu)點(diǎn)，針對(duì)星圖識(shí)別的特征，設(shè)計(jì)一種以SBC+DSP為硬件平臺(tái)的嵌入式系統(tǒng)，通過試驗(yàn)驗(yàn)證，系統(tǒng)能夠滿足星圖識(shí)別大數(shù)據(jù)量、實(shí)時(shí)響應(yīng)速度和高可靠性的要求。
關(guān)鍵字：設(shè)計(jì) 應(yīng)用系統(tǒng) 嵌入式 SBC DSP 基于數(shù)字信號(hào)

基于DSP+CPLD可重構(gòu)數(shù)控系統(tǒng)的設(shè)計(jì)

關(guān)鍵字： DSP 數(shù)控系統(tǒng) 單神經(jīng)元 CPLD

基于FPGA實(shí)現(xiàn)DSP與RapidIO網(wǎng)絡(luò)互聯(lián)

本文首先簡(jiǎn)單的介紹了總線的發(fā)展，從而引出一種新型的串行點(diǎn)對(duì)點(diǎn)交換結(jié)構(gòu)RapidIO。DSP 在高性能處理系統(tǒng)中的重要性毋庸置疑，但是目前的很多DSP 并沒有RapidIO接口。本文提出了利用FPGA，將DSP 的總線橋接到一個(gè)RapidIO IP 上，從而實(shí)現(xiàn)了DSP與RapidIO 網(wǎng)絡(luò)的互聯(lián)。
關(guān)鍵字： RapidIO 網(wǎng)絡(luò)互聯(lián) DSP 實(shí)現(xiàn) FPGA 基于 RapidIO

TI推出多核片上系統(tǒng)架構(gòu) 實(shí)現(xiàn)5倍性能提升

　　日前，德州儀器 (TI) 宣布推出一款基于 TI 多核數(shù)字信號(hào)處理器 (DSP) 的新型片上系統(tǒng) (SoC) 架構(gòu)，該架構(gòu)在業(yè)界性能最高的 CPU 中同時(shí)集成了定點(diǎn)和浮點(diǎn)功能。TI 全新的多內(nèi)核 SoC 運(yùn)行頻率高達(dá) 1.2GHz，引擎性能高達(dá) 256 GMACS 和 128 GFLOPS，與市場(chǎng)中現(xiàn)有的解決方案相比，能夠?qū)崿F(xiàn) 5 倍的性能提升，從而可為廠商加速無線基站、媒體網(wǎng)關(guān)以及視頻基礎(chǔ)架構(gòu)設(shè)備等基礎(chǔ)局端產(chǎn)品的開發(fā)提供通用平臺(tái)。　　知名的技術(shù)分析公司 BDTI 在其《InsideDSP》通訊中
關(guān)鍵字： TI DSP SoC

CEVA DSP處理器獲Mindspeed選用于無線基帶處理器

　　CEVA公司與業(yè)界領(lǐng)先的網(wǎng)絡(luò)基礎(chǔ)設(shè)施應(yīng)用半導(dǎo)體解決方案供應(yīng)商Mindspeed Technologies宣布，CEVA用于無線基站應(yīng)用的經(jīng)驗(yàn)證的高性能CEVA-X1641 DSP已獲Mindspeed選用于全新的Transcede 4000無線基帶處理器。Transcede 4000是能夠?qū)崿F(xiàn)全新級(jí)別之高性能、低功耗、軟件可編程設(shè)備，應(yīng)對(duì)下一代移動(dòng)網(wǎng)絡(luò)的計(jì)算挑戰(zhàn)。　　Mindspeed的Transcede 4000器件在功能強(qiáng)大的多核架構(gòu)中集成了10個(gè)CEVA-X1641 DSP，能夠提供下一代移
關(guān)鍵字： CEVA DSP 處理器