<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga+dsp

          超越 SoC 的設(shè)計(jì)創(chuàng)新

          •   大多數(shù)軟、硬件工程師都很熟悉 FPGA,這點(diǎn)應(yīng)該勿庸置疑。這種熟悉不見得是實(shí)質(zhì)性的熟悉,而是從概念上比較了解,也就是說 FPGA 功能的快速發(fā)展和成本的不斷下降是大家都不容忽略的優(yōu)勢。同時(shí),他們也認(rèn)識到這種可編程器件顯然能方便地作為各種數(shù)字電路以及邏輯處理的高靈活度、低成本的載體。   基本說來,在設(shè)計(jì)方案中發(fā)揮 FPGA 的功能就是簡單地映射出所需的邏輯,然后將其下載至適當(dāng)容量大小的器件中。這有些像大型處理器系統(tǒng)主體設(shè)計(jì)的輔助支持工作,而且在該層面上也確實(shí)發(fā)揮著自身的支持性作用。   近期一些應(yīng)
          • 關(guān)鍵字: SoC  FPGA  

          嵌入式DSP上實(shí)現(xiàn)FlexRay總線的方法

          • 嵌入式DSP上實(shí)現(xiàn)FlexRay總線的方法,引 言
            FlexRay總線是最近推出的一種采用點(diǎn)對點(diǎn)(星型拓?fù)浣Y(jié)構(gòu))連接,借助無屏蔽或屏蔽雙絞線電纜的先進(jìn)高速串行同步和異步通信系統(tǒng)。FlexRay總線具有故障容限,可提供500kbps~10 Mbps的確定數(shù)據(jù)傳輸速率和24位
          • 關(guān)鍵字: 總線  方法  FlexRay  實(shí)現(xiàn)  DSP  嵌入式  

          DSP/ARM雙核系統(tǒng)的通信接口設(shè)計(jì)

          • DSP/ARM雙核系統(tǒng)的通信接口設(shè)計(jì), 嵌入式系統(tǒng)的核心是嵌入式微處理器和嵌入式操作系統(tǒng)。早期的嵌入式系統(tǒng)硬件核心是各種類型的8位和16位單片機(jī);而近年來32位處理器以其高性能、低價(jià)格,得到了廣泛的應(yīng)用。近年來,又出現(xiàn)了另一類數(shù)據(jù)密集處理型芯片DSP
          • 關(guān)鍵字: 接口  設(shè)計(jì)  通信  系統(tǒng)  雙核  DSP/ARM  

          基于FPGA的溫度模糊自適應(yīng)PID控制器的設(shè)計(jì)

          • 針對某恒溫箱控制系統(tǒng)中存在的非線性、時(shí)變等特點(diǎn),結(jié)合傳統(tǒng)PID與現(xiàn)代模糊控制理論,以EP1C12型FP-GA為核心控制器,采用模塊化思想,設(shè)計(jì)并實(shí)現(xiàn)溫度模糊自適應(yīng)PID控制。實(shí)際運(yùn)行結(jié)果表明,采用該方法可明顯改善控制效果,在簡化設(shè)計(jì)的同時(shí),也可提高系統(tǒng)的運(yùn)算速度和可靠性。
          • 關(guān)鍵字: PID  控制器  設(shè)計(jì)  適應(yīng)  模糊  FPGA  溫度  基于  

          基于FPGA的8段數(shù)碼管動態(tài)顯示IP核設(shè)計(jì)

          • 設(shè)計(jì)基于FPGA的8段數(shù)碼管動態(tài)顯示IP核,介紹8段數(shù)碼管內(nèi)部結(jié)構(gòu)及其驅(qū)動顯示方式和IP核設(shè)計(jì)方法,給出8段數(shù)碼管動態(tài)顯示IP核的Verilog HDL程序源代碼及其C語言驅(qū)動程序。此IP核可例化成1~8個(gè)共陰極(或共陽極)數(shù)碼管控制器,能方便地控制1~8個(gè)數(shù)碼管同時(shí)顯示數(shù)字和小數(shù)點(diǎn)位。測試結(jié)果表明,該IP核工作可靠、穩(wěn)定,可直接應(yīng)用于電子設(shè)計(jì)中。
          • 關(guān)鍵字: FPGA  8段數(shù)碼管  動態(tài)顯示  IP核    

          基于FPGA技術(shù)的數(shù)字相關(guān)器的設(shè)計(jì)與實(shí)現(xiàn)

          • 1 引 言   同步在通信系統(tǒng)中占有非常重要的地位,同步系統(tǒng)性能的高低在很大程度上決定了通信系統(tǒng)的質(zhì)量,甚至通信的成敗。相關(guān)器是同步系統(tǒng)的關(guān)鍵部件之一,因此,要求相關(guān)器須有比其它部件更高的可靠性。
          • 關(guān)鍵字: FPGA  數(shù)字相關(guān)器    

          對基于FPGA的高速路由查找算法的研究

          • 0引言隨著網(wǎng)絡(luò)流量的不斷增加和路由表容量的不斷增大,路由查找已經(jīng)成為制約因特網(wǎng)的主要瓶頸。盡...
          • 關(guān)鍵字: FPGA  高速路由  查找  算法  

          基于ADC和FPGA脈沖信號測量的設(shè)計(jì)方案

          • 0引言測頻和測脈寬現(xiàn)在有多種方法。通?;贛CU的信號參數(shù)測量,由于其MCU工作頻率很低,所以能夠達(dá)到...
          • 關(guān)鍵字: 測量  脈沖信號  ADC  FPGA  

          三維圖像信息處理FPGA+DSP核心架構(gòu)的設(shè)計(jì)與實(shí)現(xiàn)

          • 三維圖像信息處理FPGA+DSP核心架構(gòu)的設(shè)計(jì)與實(shí)現(xiàn),三維圖像信息處理一直是圖像視頻處理領(lǐng)域的熱點(diǎn)和難點(diǎn),目前國內(nèi)外成熟的三維信息處理系統(tǒng)不多,已有的系統(tǒng)主要依賴高性能通用PC完成圖像采集、預(yù)處理、重建、構(gòu)型等囊括底層和高層的處理工作。三維圖像處理數(shù)據(jù)量特
          • 關(guān)鍵字: 核心  架構(gòu)  設(shè)計(jì)  實(shí)現(xiàn)  DSP  FPGA  圖像  信息  處理  三維  FPGA   dsp  

          基于FPGA“乒乓球比賽游戲機(jī)”的設(shè)計(jì)

          • 可編程邏輯器件FPGA以其開發(fā)周期短、成本低、功耗低、可靠性高等優(yōu)勢,廣泛應(yīng)用于通信、航空、醫(yī)療等領(lǐng)域,近年來在消費(fèi)電子領(lǐng)域中的應(yīng)用也日漸增加。為進(jìn)一步挖掘FPGA在家庭娛樂如游戲機(jī)開發(fā)與應(yīng)用中的巨大商
          • 關(guān)鍵字: FPGA    

          2011年EPON將迎來騰飛時(shí)代

          •   根據(jù)國內(nèi)主要寬帶運(yùn)營商的要求及規(guī)劃,未來的發(fā)展依然會以EPON為主,包括10G和1G的EPON。為了應(yīng)對國內(nèi)接入網(wǎng)市場對于EPON產(chǎn)品形態(tài)的需求,我們基于芯片設(shè)計(jì)了一些不同形態(tài)的解決方案:包括能提供2路硬件解碼或軟件解碼的VoIPONU的參考設(shè)計(jì);整合了4口以太網(wǎng)交換機(jī)的多用戶接入終端的參考設(shè)計(jì);高密度16口、24口以太網(wǎng)交換機(jī)的MDU參考設(shè)計(jì),以及計(jì)劃中的整合了16口IPPBX的參考設(shè)計(jì)等。   普然的10GEPON方案是一個(gè)基于FPGA的SoC(系統(tǒng)級芯片)MAC,其包涵一個(gè)強(qiáng)大的包處理引擎,從
          • 關(guān)鍵字: FPGA  EPON  SoC  

          新多核技術(shù)實(shí)現(xiàn)3G到4G平滑過渡

          •   當(dāng)DSP從過去的單核過渡到4核再到6核時(shí),不只提供了更強(qiáng)的處理能力,同時(shí)也對人們在DSP上開展的研發(fā)工作提出了新的挑戰(zhàn):第一是必須對以往的應(yīng)用程序做更多的優(yōu)化工作;第二是開發(fā)工具要能深入到程序運(yùn)行的各個(gè)細(xì)節(jié),并對程序的運(yùn)行情況進(jìn)行監(jiān)控;第三是解決耗電和散熱等問題,核心的增多必然會造成耗電的上升。   飛思卡爾在最新一代的多核DSP上率先采用了45納米工藝,這使得飛思卡爾最近推出的6核DSP產(chǎn)品在功耗和性能上都達(dá)到了業(yè)界的最高水平,完全可以滿足4G應(yīng)用的需求。作為業(yè)界第一個(gè)向市場推出商用6核DSP的廠
          • 關(guān)鍵字: 飛思卡爾  45納米  DSP  

          基于DSP 的新型球形機(jī)器人控制器設(shè)計(jì)

          • 針對新型球形機(jī)器人驅(qū)動機(jī)構(gòu)的特點(diǎn),介紹了一種基于DSP的開環(huán)控制器軟硬件系統(tǒng)的設(shè)計(jì)方法,給出了系統(tǒng)的硬件電路、開環(huán)控制模型以及軟件控制流程。
          • 關(guān)鍵字: 控制器  設(shè)計(jì)  機(jī)器人  球形  DSP  新型  基于  

          基于FPGA的AGWN信號生成器

          • 在通信系統(tǒng)中分析計(jì)算系統(tǒng)抗噪聲性能時(shí),經(jīng)常假定信道噪聲為加性高斯型白噪聲(AGWN)。本文就是通過分析AGWN的性質(zhì),采用自頂向下的設(shè)計(jì)思路,將AGWN信號分成若干模塊,最終使用Verilog硬件描述語言,完成了通信
          • 關(guān)鍵字: FPGA  AGWN  信號  生成器    

          基于TMS32OF2812 DSP的雙足機(jī)器人樣機(jī)設(shè)計(jì)

          • 基于TMS32OF2812 DSP的雙足機(jī)器人樣機(jī)設(shè)計(jì),0 引言
            雙足機(jī)器人樣機(jī)是研究雙足行走的實(shí)驗(yàn)對象,為了研究的順利進(jìn)行,必須對機(jī)器人的自由度、驅(qū)動方式、重量、高度等進(jìn)行合適的配置;這就需要自由度的分配簡單合理、驅(qū)動方案可靠易用以及機(jī)械結(jié)構(gòu)輕便結(jié)實(shí)。
          • 關(guān)鍵字: 樣機(jī)  設(shè)計(jì)  機(jī)器人  雙足  TMS32OF2812  DSP  基于  DSP  舵機(jī)  傳感器  雙足步行  
          共9854條 476/657 |‹ « 474 475 476 477 478 479 480 481 482 483 » ›|

          fpga+dsp介紹

          您好,目前還沒有人創(chuàng)建詞條fpga+dsp!
          歡迎您創(chuàng)建該詞條,闡述對fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();