fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

Octasic推出面向基于IP的語音、視頻和數(shù)據(jù)應(yīng)用的多核心網(wǎng)關(guān)DSP平臺(tái)

　　Octasic, Inc. 日前宣布推出面向基于IP的語音、視頻和數(shù)據(jù)應(yīng)用的下一代多核心網(wǎng)關(guān)DSP平臺(tái)。Vocallo將極大的靈活性與完美的語音和視頻質(zhì)量相結(jié)合，為當(dāng)前以及將來的媒體網(wǎng)關(guān)提供最為全面的解決方案。　　Vocallo可擴(kuò)展媒體網(wǎng)關(guān)解決方案是同類產(chǎn)品中第一個(gè)支持全新且靈活的業(yè)務(wù)模式的DSP平臺(tái)，可供OEM廠商用于設(shè)計(jì)媒體網(wǎng)關(guān)。利用這種業(yè)務(wù)模式，OEM廠商可以設(shè)置一種成本更低的網(wǎng)關(guān)，用于以可靠的性能處理當(dāng)今的IP語音(VoIP)需求，從而為將來的應(yīng)用做好準(zhǔn)備。這樣一來，OEM廠商就可以將性
關(guān)鍵字： Octasic DSP IP MCU和嵌入式微處理器通信基礎(chǔ)

FPGA中的IP集成方法對(duì)比

引言從最初的計(jì)算機(jī)和電話開始，互聯(lián)網(wǎng)絡(luò)一直是電子工程的關(guān)鍵構(gòu)成。在超大規(guī)模集成(VLSI)電路時(shí)代，由于MOS晶體管的驅(qū)動(dòng)特性以及片內(nèi)互聯(lián)相對(duì)較大的電容，互聯(lián)網(wǎng)絡(luò)變得尤其重要。芯片內(nèi)部用于連接功能單元的互聯(lián)網(wǎng)絡(luò)對(duì)芯片性能有很大的影響，甚至是決定性的影響?？偩€雖然是一種最簡(jiǎn)單的互聯(lián)，但從容量或者電源角度看，卻是較差的選擇，因?yàn)轵?qū)動(dòng)總線以最大速率工作時(shí)需要的電源和空間隨總線電容呈指數(shù)增大。而且，多點(diǎn)連接網(wǎng)絡(luò)也不是一種好選擇，因?yàn)榧词姑看沃恍枰淮螌?duì)話，或者會(huì)話限于最近的鄰居之間，也
關(guān)鍵字： FPGA IP 集成對(duì)比模擬技術(shù) 電源技術(shù) 模擬IC 電源

基于DSP的多路音/視頻采集處理系統(tǒng)設(shè)計(jì)

　　l 引言　　當(dāng)前，在數(shù)字圖像處理中，由于數(shù)據(jù)量大、算法難度高，因此實(shí)時(shí)性成為技術(shù)難點(diǎn)之一。如果采用專用電路實(shí)現(xiàn)，雖然實(shí)時(shí)性得到保證，但系統(tǒng)的靈活度大大降低。因此，尋求一種高速通用數(shù)字信號(hào)處理系統(tǒng)成為當(dāng)務(wù)之急。　　II公司推出的TMS320DM642(以下簡(jiǎn)稱DM642)型數(shù)字信號(hào)處理器可實(shí)時(shí)處理4路模擬視頻和音頻輸入、l路模擬/數(shù)字視頻和1路模擬音頻信號(hào)輸出，適應(yīng)PAL/NTSC標(biāo)準(zhǔn)復(fù)合視頻CVBS或分量視頻Y/C格式的模擬信號(hào)輸入，可適應(yīng)PAL/NTSC標(biāo)準(zhǔn)S端子或數(shù)字RGB模擬/數(shù)字信號(hào)輸
關(guān)鍵字：圖像處理 DSP DM642 MCU和嵌入式微處理器

采用靈活的汽車FPGA提高片上系統(tǒng)級(jí)集成和降低物料成本

　　汽車制造商們堅(jiān)持不懈地改進(jìn)車內(nèi)舒適性、安全性、便利性、工作效能和娛樂性，反過來，這些努力又推動(dòng)了各種車內(nèi)數(shù)字技術(shù)的應(yīng)用。然而，汽車業(yè)較長(zhǎng)的開發(fā)周期卻很難跟上最新技術(shù)的發(fā)展，尤其是一直處于不斷變化中的車內(nèi)聯(lián)網(wǎng)規(guī)范，以及那些來自消費(fèi)市場(chǎng)的快速興起和消失的技術(shù)，從而造成了較高的工程設(shè)計(jì)成本和大量過時(shí)。向這些組合因素中增加低成本目標(biāo)、擴(kuò)展溫度范圍、高可靠性與質(zhì)量目標(biāo)和有限的物理板空間，以及汽車設(shè)計(jì)中存在的挑戰(zhàn)，最多使人進(jìn)一步感到沮喪。可編程邏輯器件 (PLD)，如現(xiàn)場(chǎng)可編程門陣列 (FPGA) 和復(fù)雜 PLD
關(guān)鍵字： FPGA PLD SOC MCU和嵌入式微處理器

Xilinx推出針對(duì)Intel Xeon 7300系列平臺(tái)的前端總線FPGA解決方案

　　賽靈思宣布開始正式發(fā)放高性能計(jì)算行業(yè)首款針對(duì)Intel前端總線(FSB)的FPGA加速解決方案商業(yè)許可。基于高性能65nm Virtex™-5 平臺(tái) FPGA 和Intel® QuickAssist技術(shù)，賽靈思公司的加速計(jì)算平臺(tái)(Accelerated Computing Platform, ACP)M1許可包支持實(shí)現(xiàn)全速1066MHz FSB性能。ACP M1許可包目前已開始向系統(tǒng)集成商提供，支持他們進(jìn)行解決方案的開發(fā)，以提高基于Intel處理器的服務(wù)器平臺(tái)的性能，并保證把功耗和
關(guān)鍵字：賽靈思 FPGA Intel MCU和嵌入式微處理器

FPGA：65nm器件上量低功耗市場(chǎng)興起

　　隨著65nm工藝的應(yīng)用以及更多低功耗技術(shù)的采用，F(xiàn)PGA擁有了更低的成本、更高的性能以及突破性的低耗電量，具備進(jìn)入更廣泛市場(chǎng)的條件。FPGA從業(yè)者表示，今年FPGA快速增長(zhǎng)，而預(yù)計(jì)明年仍將是一個(gè)增長(zhǎng)年。　　比拼65nm器件加快45nm研發(fā) 　　就像兩三年前，可編程邏輯器件領(lǐng)域的兩大廠商在90nm器件上進(jìn)行大比拼一樣，2007年，這兩家企業(yè)Xilinx和Altera又在新一代技術(shù)節(jié)點(diǎn)65nm器件上開始了競(jìng)賽。一方面Xilinx宣稱他們比競(jìng)爭(zhēng)對(duì)手領(lǐng)先推出了65nm器件，另一方面Altera則在宣布
關(guān)鍵字： 65nm FPGA DSP MCU和嵌入式微處理器

如何用C語言開發(fā)DSP嵌入式系統(tǒng)

引言大家在開發(fā)嵌入式產(chǎn)品時(shí)首先會(huì)想到用控制器的匯編語言編寫監(jiān)控程序,主要原因是：①匯編語言生成...
關(guān)鍵字： DSP 嵌入式 C語言優(yōu)化

45nm機(jī)遇、挑戰(zhàn)和新的協(xié)作模型

　　Altera計(jì)劃2008年推出45nm產(chǎn)品。45nm工藝可以為客戶帶來價(jià)值，但是提高了廠商進(jìn)入的門檻，使45nm是重量級(jí)廠商才能玩得起的游戲。45nm使FPGA有更多的機(jī)會(huì)進(jìn)入ASIC領(lǐng)域，因ASIC的開發(fā)風(fēng)險(xiǎn)更高。45nm開發(fā)的三要素是：選擇正確的合作伙伴;投片的第一個(gè)硅片就可以交付給用戶;IC設(shè)計(jì)和生產(chǎn)緊密合作。　　45nm芯片性能更高　　從技術(shù)演化圖的發(fā)展可知，十年來，半導(dǎo)體業(yè)每?jī)赡晖瞥鲆粋€(gè)新的工藝節(jié)點(diǎn)，這種趨勢(shì)還將繼續(xù)保持著，并向35nm、22nm節(jié)點(diǎn)推進(jìn)。其背后的驅(qū)動(dòng)力來自于成本降低
關(guān)鍵字： 0712_A 雜志_市場(chǎng)縱橫 Altera 45nm FPGA MCU和嵌入式微處理器

65nm博弈

　　半導(dǎo)體業(yè)最主要的特征是工藝尺寸不斷進(jìn)步，平均每2~3年就要升級(jí)一次，帶動(dòng)功耗和成本不斷下降、性能提升。從180nm到130nm，再到90nm、65nm和45nm…，這些略顯枯燥的數(shù)字使我們的生活正在加速進(jìn)入數(shù)字時(shí)代。當(dāng)工藝進(jìn)入65nm時(shí)代，F(xiàn)PGA廠商收獲的不僅僅是關(guān)注的目光，更是新的機(jī)遇。　　眾所周知，通信、儀器、工業(yè)、軍工、航天等市場(chǎng)具有小批量、多品種的特點(diǎn)，如果投入大量資源開發(fā)一種專用的芯片，經(jīng)濟(jì)上不劃算。另外，越來越多的企業(yè)意識(shí)到差異化的快速靈活生產(chǎn)才是發(fā)展之道，但ASIC高昂的芯片設(shè)計(jì)和
關(guān)鍵字： 0712_A 雜志_技術(shù)長(zhǎng)廊 FPGA 65nm MCU和嵌入式微處理器

數(shù)字圖像空域?yàn)V波算法的FPGA設(shè)計(jì)與實(shí)現(xiàn)

　　在圖像通信、遙感圖像分析、醫(yī)學(xué)成像診斷等應(yīng)用領(lǐng)域，為了便于顯示、觀察或進(jìn)行進(jìn)一步的處理，常常需要對(duì)原始的數(shù)字圖像進(jìn)行特征提取(如邊緣檢測(cè)、邊緣銳化)、噪聲平滑濾波、幾何校正等處理，這類圖像處理技術(shù)稱為圖像的預(yù)處理。在實(shí)際應(yīng)用中，空域?yàn)V波算法被廣泛地應(yīng)用于圖像的預(yù)處理技術(shù)中。　　空域?yàn)V波算法是圖像增強(qiáng)技術(shù)的一種，直接對(duì)圖像的象素進(jìn)行處理，不需要進(jìn)行變換。常見的濾波算子如銳化算子、高通算子、平滑算子等，可以完成圖像的邊緣提取、噪聲去除等處理。這些濾波算子盡管功能不同，實(shí)現(xiàn)方法卻都是類似的，都是通過模板
關(guān)鍵字：數(shù)字圖像濾波 FPGA MCU和嵌入式微處理器

FPGA：65nm器件上量低功耗市場(chǎng)興起

　　隨著65nm工藝的應(yīng)用以及更多低功耗技術(shù)的采用，F(xiàn)PGA擁有了更低的成本、更高的性能以及突破性的低耗電量，具備進(jìn)入更廣泛市場(chǎng)的條件。FPGA從業(yè)者表示，今年FPGA快速增長(zhǎng)，而預(yù)計(jì)明年仍將是一個(gè)增長(zhǎng)年。　　比拼65nm器件加快45nm研發(fā) 　　就像兩三年前，可編程邏輯器件領(lǐng)域的兩大廠商在90nm器件上進(jìn)行大比拼一樣，2007年，這兩家企業(yè)Xilinx和Altera又在新一代技術(shù)節(jié)點(diǎn)65nm器件上開始了競(jìng)賽。一方面Xilinx宣稱他們比競(jìng)爭(zhēng)對(duì)手領(lǐng)先推出了65nm器件，另一方面Altera則在
關(guān)鍵字： FPGA 65nm 低功耗嵌入式

AD9271在全數(shù)字超聲成像系統(tǒng)中的應(yīng)用*

　　摘要：本文介紹了AD9271在全數(shù)字超聲系統(tǒng)上的應(yīng)用。　　關(guān)鍵詞： AD9271;FPGA;SPI 　　前言　　隨著電子計(jì)算機(jī)、現(xiàn)代信號(hào)處理技術(shù)的不斷發(fā)展，超聲成像系統(tǒng)逐漸向全數(shù)字化方向發(fā)展。全數(shù)字超聲成像技術(shù)在接收前端將回波信號(hào)轉(zhuǎn)變?yōu)閿?shù)字量，通過設(shè)計(jì)專用ASIC系統(tǒng)替代傳統(tǒng)模擬處理電路，實(shí)現(xiàn)信號(hào)的延遲、疊加及信號(hào)處理，使圖像更清晰、更準(zhǔn)確，分辨率更高，提高了超聲診斷設(shè)備的質(zhì)量。　　AD9271是ADI公司針對(duì)全數(shù)字超聲系統(tǒng)推出的8通道單芯片模擬前端。其極高的集成度允許醫(yī)療設(shè)備設(shè)計(jì)師將
關(guān)鍵字： AD9271 FPGA SPI 0712_A 雜志_設(shè)計(jì)天地模擬IC 音視頻技術(shù)

定點(diǎn)dsp與浮點(diǎn)dsp的比較

定點(diǎn)運(yùn)算DSP在應(yīng)用中已取得了極大的成功，而且仍然是DSP應(yīng)用的主體。然而，隨著對(duì)DSP處理速度與精度、存儲(chǔ)器容量、編程的靈活性和方便性要求的不斷提高、自80年代中后期以來，各DSP生產(chǎn)廠家陸續(xù)推出了各自的32bit浮點(diǎn)運(yùn)算DSP。和定點(diǎn)運(yùn)算DSP相比，浮點(diǎn)運(yùn)算DSP具有許多優(yōu)越性：浮點(diǎn)運(yùn)算DSP比定點(diǎn)運(yùn)算DSP的動(dòng)態(tài)范圍要大很多。定點(diǎn)DSP的字長(zhǎng)每增加1bit,動(dòng)態(tài)范
關(guān)鍵字：定點(diǎn) 浮點(diǎn) dsp 嵌入式

基于TMS320F206的多協(xié)議數(shù)據(jù)傳輸

　　全數(shù)字電力線載波機(jī)等數(shù)字通信設(shè)備中通常要求在有限帶寬的數(shù)據(jù)通道中傳輸多路話音和數(shù)據(jù)，此類設(shè)備傳輸?shù)臄?shù)據(jù)格式不定，有同步數(shù)據(jù)格式、異步數(shù)據(jù)格式及不確定的非等時(shí)數(shù)據(jù)格式。另外，數(shù)據(jù)接口的速率也是變化的，必須能適應(yīng)異步數(shù)據(jù)300 b/s～19.2 kb/s，同步數(shù)據(jù)300 b/s～33.6 kb/s的不同數(shù)據(jù)速率的傳輸要求，因此多功能數(shù)據(jù)接口必不可少。當(dāng)數(shù)據(jù)速率較高時(shí)，普通的微處理器一般難以勝任。DSP芯片由于其特殊的流水線結(jié)構(gòu)，能較好地解決諸如多路多協(xié)議高速數(shù)據(jù)復(fù)分接等方面的難題。　　1 設(shè)計(jì)思想
關(guān)鍵字： TMS320F206 DSP 芯片 MCU和嵌入式微處理器

ACTEL推出以最低功耗FPGA為基礎(chǔ)由電池供電的Icicle工具套件

　　ACTEL推出全新Icicle 工具套件，進(jìn)一步彰顯業(yè)界最低功耗現(xiàn)場(chǎng)可編程門陣列 (FPGA) 在便攜式解決方案中的優(yōu)勢(shì)。新工具套件充分利用Actel的5微瓦 (µW) IGLOO™ FPGA，展現(xiàn)了IGLOO在便攜式應(yīng)用中的超低功耗特性、靈活的實(shí)現(xiàn)方案選項(xiàng)和節(jié)省電池能量的優(yōu)勢(shì)。該套件可讓設(shè)計(jì)人員輕松且快速地對(duì)其基于IGLOO的低功耗便攜式設(shè)計(jì)進(jìn)行編程、評(píng)估和修改。其中，1.4” x 3.6”的 Icicle評(píng)測(cè)板由可充電的鋰離子電池供電，在纖小型手機(jī)設(shè)計(jì)中，其功耗低至其它競(jìng)爭(zhēng)
關(guān)鍵字： ACTEL FPGA Icicle MCU和嵌入式微處理器