fpga+dsp 文章進入fpga+dsp技術(shù)社區(qū)

基于DSP的PDIUSBD12芯片的應(yīng)用開發(fā)

本文介紹了USB芯片PDIUSBD12和DSP的用法，設(shè)計了一塊USB-PC104的嵌入式轉(zhuǎn)換板，并詳細(xì)說明了它的軟硬件實現(xiàn)。
關(guān)鍵字：應(yīng)用開發(fā) 芯片 PDIUSBD12 DSP 基于

基于FT245BM和FPGA的USB接口設(shè)計

介紹了USB 協(xié)議芯片F(xiàn)T245BM的工作原理，設(shè)計了FT245BM與FPGA的接口電路，給出了FPGA發(fā)送和接收數(shù)據(jù)幀狀態(tài)機的Verilog語言的描述，并介紹了PC機軟件的設(shè)計方法。
關(guān)鍵字： FPGA 245 USB FT

FPGA新興應(yīng)用趨勢洞悉

以市場觀點來看，許多人只會重視FPGA的大量型應(yīng)用，例如用FPGA取代ASIC。但就技術(shù)角度來看，F(xiàn)PGA的應(yīng)用拓展就更為多樣且具意義，這包括用FPGA加速高效運算、用FPGA加速電路設(shè)計驗證、用FPGA取代大量性的DSP運算。由于掩膜成本的
關(guān)鍵字： FPGA 應(yīng)用趨勢其他IC 制程

什么是單片機什么是dsp芯片

什么是DSP芯片 DSP芯片，也稱數(shù)字信號處理器，是一種具有特殊結(jié)構(gòu)的微處理器。DSP芯片的內(nèi)部采用程序和數(shù)據(jù)分開的哈佛結(jié)構(gòu)，具有專門的硬件乘法器，廣泛采用流水線操作，提供特殊的DSP 指令，可以用來快速地實現(xiàn)各種數(shù)字信號處理算法。根據(jù)數(shù)字信號處理的要求，DSP芯片一般具有如下的一些主要特點：（1）在一個指令周期內(nèi)可完成一次乘法和一次加法。（2）程序和數(shù)據(jù)空間分開，可以同時訪問指令和數(shù)據(jù)。（3）片內(nèi)具有
關(guān)鍵字：單片機 dsp 嵌入式系統(tǒng) 嵌入式

數(shù)字匹配濾波器的優(yōu)化設(shè)計與FPGA實現(xiàn)

介紹在直接序列擴頻通信中應(yīng)用數(shù)字匹配濾波器實現(xiàn)m序列同步，分析其具體結(jié)構(gòu)，詳細(xì)討論了其基于FPGA(現(xiàn)場可編程門陣列)的性能優(yōu)化。
關(guān)鍵字： FPGA 數(shù)字濾波器優(yōu)化設(shè)計

FPGA最新發(fā)展趨勢觀察

面對掩膜制造成本呈倍數(shù)攀升，過去許多中、小用量的芯片無法用先進的工藝來生產(chǎn)，對此不是持續(xù)使用舊工藝來生產(chǎn)，就是必須改用FPGA芯片來生產(chǎn)…… 就在半導(dǎo)體大廠持續(xù)高呼摩爾定律(Moore’s Law)依然有效、適用時，其實背后有著不為人知的事實！理論上每18至24個月能在相同的單位面積內(nèi)多擠入一倍的晶體管數(shù)，這意味著電路
關(guān)鍵字： FPGA 發(fā)展趨勢其他IC 制程

基于FPGA的線陣CCD驅(qū)動器設(shè)計

介紹一種基于FPGA設(shè)計線陣CCD器件TCDl208AP復(fù)雜驅(qū)動電路和整個CCD的電子系統(tǒng)控制邏輯時序的方法，并給出時序仿真波形。工程實踐結(jié)果表明，該驅(qū)動電路結(jié)構(gòu)簡單、功耗小、成本低、抗干擾能力強，適應(yīng)工程小型化的要求。
關(guān)鍵字： FPGA CCD 線陣動器設(shè)計

Cirrus Logic推出全球首款采用創(chuàng)新的杜比音量技術(shù)的音頻DSP

　　Cirrus Logic公司推出針對數(shù)字電視應(yīng)用的全球首款采用杜比實驗室的杜比音量(Dolby® Volume)技術(shù)的音頻DSP處理器。　　在大規(guī)模生產(chǎn)的今天，功能固定的CS48DV2是一款支持杜比音量技術(shù)的雙通道處理器。突破性的杜比音量技術(shù)可幫助用戶免受音量水平不一致的困擾。該技術(shù)可實現(xiàn)電視內(nèi)容和諧一致的音量水平，如插播尖銳刺耳的廣告或切換頻道時。突破性技術(shù)有助于聽眾自行設(shè)置其理想的音量水平，并使音量保持在該水平，而不管音源或內(nèi)容如何。Cirrus Logic計劃為更多的消費電子產(chǎn)品集成
關(guān)鍵字： Cirrus Logic 數(shù)字電視 DSP 音視頻技術(shù)

ACTEL推出最低功耗FPGA為基礎(chǔ)的Icicle 工具套件

　　Actel公司推出全新Icicle™ 工具套件，進一步彰顯業(yè)界最低功耗現(xiàn)場可編程門陣列 (FPGA) 在便攜式解決方案中的優(yōu)勢。新工具套件充分利用Actel的5微瓦 (µW) IGLOO™ FPGA，展現(xiàn)了IGLOO在便攜式應(yīng)用中的超低功耗特性、靈活的實現(xiàn)方案選項和節(jié)省電池能量的優(yōu)勢。該套件可讓設(shè)計人員輕松且快速地對其基于IGLOO的低功耗便攜式設(shè)計進行編程、評估和修改。其中，1.4” x 3.6”的 Icicle評測板由可充電的鋰離子電池供電，在纖小型手機設(shè)計中，
關(guān)鍵字： Actel FPGA Icicle 開發(fā)工具

基于AVR和FPGA高精度數(shù)字式移相發(fā)生器的設(shè)計

　　1 引言　　移相信號發(fā)生器屬于信號源的一個重要組成部分，但傳統(tǒng)的模擬移相有許多不足，如移相輸出波形易受輸入波形的影響，移相角度與負(fù)載的大小和性質(zhì)有關(guān)，移相精度不高，分辨率較低等。而且，傳統(tǒng)的模擬移相不能實現(xiàn)任意波形的移相，這主要是因為傳統(tǒng)的模擬移相由移相電路的幅相特性所決定，對于方波、三角波、鋸齒波等非正弦信號各次諧波的相移、幅值衰減不一致，從而導(dǎo)致輸出波形發(fā)生畸變。目前利用DDS技術(shù)產(chǎn)生信號源的方法得到了廣泛的應(yīng)用，但是專用DDS芯片由于采用特定的集成工藝，內(nèi)部數(shù)字信號抖動很小，不可以輸出高質(zhì)
關(guān)鍵字：嵌入式系統(tǒng) 單片機 AVR FPGA 發(fā)生器 MCU和嵌入式微處理器

多時鐘域數(shù)據(jù)傳遞的FPGA實現(xiàn)

　　隨著EDA技術(shù)的發(fā)展，由于其在電子系統(tǒng)設(shè)計領(lǐng)域中的明顯優(yōu)勢，F(xiàn)PGA已經(jīng)在許多方面得到了廣泛應(yīng)用，特別是在無線通信領(lǐng)域，F(xiàn)PGA以其極強的實時性，指令軟件編程的極大靈活性贏得了巨大的市場。本文采用FPGA來設(shè)計一款廣泛應(yīng)用于計算機、Modem、數(shù)據(jù)終端以及許多其他數(shù)字設(shè)備之間的數(shù)據(jù)傳輸?shù)膶Ｓ卯惒讲⑿型ㄐ沤涌谛酒瑢崿F(xiàn)了某一時鐘域(如66 MHz)的8位并行數(shù)據(jù)到另一低時鐘域(如40 MHz)16位并行數(shù)據(jù)的異步轉(zhuǎn)換，并且客戶可以根據(jù)自己的要求進行數(shù)據(jù)定義。完成數(shù)據(jù)在不同時鐘域間的正確傳遞的同時防止亞穩(wěn)
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA 數(shù)字電路觸發(fā)器 MCU和嵌入式微處理器數(shù)據(jù)采集

利用串行 RapidIO 連接功能增強DSP協(xié)處理能力

　　目前，對高速通信與超快計算的需求正與日俱增。有線和無線通信標(biāo)準(zhǔn)的應(yīng)用隨處可見，數(shù)據(jù)處理架構(gòu)每天都在擴展。較為普遍的有線通信方式是以太網(wǎng)(LAN、WAN 和 MAN 網(wǎng)絡(luò))。手機通信是最為常見的無線通信方式，由應(yīng)用了 DSP 的架構(gòu)實現(xiàn)。電話作為語音連接的主要工具，目前正在不斷滿足日益增強的語音、視頻和數(shù)據(jù)要求。　　系統(tǒng)設(shè)計人員在創(chuàng)建架構(gòu)時不僅需考慮三網(wǎng)合一模式這一高端需求，還需滿足以下要求：高性能;低延遲;較低的系統(tǒng)成本(包括 NRE);可擴展、可延伸架構(gòu);集成現(xiàn)成 (OTS) 組件;分布式處理;
關(guān)鍵字：嵌入式系統(tǒng) 單片機串行 RapidIO DSP MCU和嵌入式微處理器

Altera發(fā)售全線65nm Cyclone III FPGA

　　Altera宣布低功耗、低成本Cyclone III系列65-nm FPGA所有8個型號的產(chǎn)品級芯片實現(xiàn)量產(chǎn)。自從2007年3月推出以來，Cyclone III系列產(chǎn)品已迅速應(yīng)用于無線、軍事、顯示、汽車和工業(yè)市場的大量客戶系統(tǒng)中。　　Altera公司低成本產(chǎn)品營銷總監(jiān)Luanne Schirrmeister評論說：“作為業(yè)界首款也是唯一一款65-nm低成本FPGA系列，Cyclone III器件在數(shù)字系統(tǒng)設(shè)計中前所未有地同時實現(xiàn)了高密度、低功耗和低成本。而當(dāng)今FPGA設(shè)計人員需要的是經(jīng)過硬件測試的
關(guān)鍵字：嵌入式系統(tǒng) 單片機 Altera FPGA Cyclone III MCU和嵌入式微處理器

高密度IC設(shè)計中面臨的ASIC與FPGA的抉擇

　　在過去10年間，全世界的設(shè)計人員都討論過使用ASIC或者FPGA來實現(xiàn)數(shù)字電子設(shè)計的好處。通常這些討論將完全定制IC的性能優(yōu)勢和低功耗與FPGA的靈活性和低NRE成本進行比較。設(shè)計隊伍應(yīng)當(dāng)在ASIC設(shè)計中先期進行NRE投資，以最大限度地提高性能、降低尺寸以及降低大批量制造時的成本?或者設(shè)計隊伍應(yīng)該為市場設(shè)計只有FPGA能夠提供的具有高度可配置功能、能夠快速完成任務(wù)的最終產(chǎn)品? 　　事實上，由于高密度IC設(shè)計面臨的日益嚴(yán)重的挑戰(zhàn)，上面的觀點并不重要。隨著ASIC設(shè)計人員進入每一個新的工藝過程，設(shè)計變得
關(guān)鍵字：嵌入式系統(tǒng) 單片機 ASIC IC FPGA 模擬IC

Stratix III FPGA性能達到了533-MHz DDR3接口標(biāo)準(zhǔn)

　　Altera公司宣布，Stratix® III FPGA的DDR3存儲器接口速率超過1067 Mbps，存儲器性能比競爭FPGA解決方案高出33%。更寬的存儲器帶寬支持新的通信、計算和視頻處理應(yīng)用，以前很難實現(xiàn)這類應(yīng)用或者需要增加存儲器塊才能實現(xiàn)。Altera的Stratix III FPGA系列是業(yè)界唯一完全符合JESD79-3 JEDEC DDR3 SDRAM標(biāo)準(zhǔn)的FPGA，該標(biāo)準(zhǔn)包括為提高性能而制定的高性能讀寫均衡規(guī)范。　　Altera高端產(chǎn)品營銷資深總監(jiān)David Greenfie
關(guān)鍵字：嵌入式系統(tǒng) 單片機 Altera FPGA DDR3 MCU和嵌入式微處理器