<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga:quartusⅡ

          基于AVR單片機(jī)與FPGA的低頻數(shù)字式相位測(cè)量?jī)x

          • 摘要:提出了以AVR ATmega128單片機(jī)和Altera公司的Cyclone系列EP1C3T100為核心的系統(tǒng)設(shè)計(jì)方案。分析了數(shù)字式低頻相位測(cè)量?jī)x的測(cè)量原理和測(cè)量誤差及其消除的方法。利用單片機(jī)強(qiáng)勁的運(yùn)算、控制功能和FPGA運(yùn)算速度快、資
          • 關(guān)鍵字: 數(shù)字式相位  測(cè)量?jī)x  低頻  FPGA  AVR  單片機(jī)  基于  

          基于FPGA的GPS+GSM雙重車載定位系統(tǒng)設(shè)計(jì)

          • 摘要:為了克服一般車載導(dǎo)航系統(tǒng)定位不連貫的缺陷,利用NiosⅡ軟核處理器配置靈活、擴(kuò)展性強(qiáng)等特點(diǎn),結(jié)合GPS和GSM模塊,設(shè)計(jì)出了一種基于SoPC技術(shù)的雙重定位系統(tǒng)。該設(shè)計(jì)利用SoPC Builder開發(fā)工具將NiosⅡ處理器、存
          • 關(guān)鍵字: FPGA  GPS  GSM  車載定位    

          于FPGA的跳頻通信頻率合成器設(shè)計(jì)

          • 0引言隨著國(guó)民經(jīng)濟(jì)的快速發(fā)展和人們生活水平的不斷提高,人們對(duì)居住房子的舒適性及安全性要求也提升到了更高...
          • 關(guān)鍵字: 跳頻通信  頻率合成器  FPGA  

          MathWorks HDL ta工具新添Xilinx FPGA 硬件驗(yàn)證功能

          • ?????? MathWorks 日前宣布適用于 Xilinx FPGA 開發(fā)板且新添了 FPGA 在環(huán) (FIL) 功能的 EDA Simulator Link 3.3 面市。FIL 使工程師們能夠在使用 Simulink 作為系統(tǒng)級(jí)測(cè)試臺(tái)架的同時(shí),以硬件速度驗(yàn)證其設(shè)計(jì)。
          • 關(guān)鍵字: MathWorks  Xilinx  FPGA  

          基于FPGA 的VGA 圖形控制器的實(shí)現(xiàn)方法

          • 本設(shè)計(jì)中存儲(chǔ)的圖像數(shù)據(jù)所采用的像素位深為3 位,共可顯示8種顏色。在實(shí)際應(yīng)用中,可以使用更大的存儲(chǔ)器,最終實(shí)現(xiàn)256 色圖像,乃至真彩色圖像的顯示。在此設(shè)計(jì)基礎(chǔ)上,通過使用SDRAM 等外部存儲(chǔ)器,利用DMA 控制方式,并且配合Altera 的nios 嵌入式軟核CPU ,可以在SOPC 開發(fā)平臺(tái)上最終實(shí)現(xiàn)兼容SVGA ,TVGA 標(biāo)準(zhǔn)等的更復(fù)雜顯示控制器。
          • 關(guān)鍵字: 實(shí)現(xiàn)  方法  控制器  圖形  FPGA  VGA  基于  

          一種跳頻MSK信號(hào)檢測(cè)算法及FPGA 實(shí)現(xiàn)

          • 本文提出了一種FPGA 可實(shí)現(xiàn)的跳頻MSK 信號(hào)實(shí)時(shí)截獲和識(shí)別的設(shè)計(jì)方案,經(jīng)過試驗(yàn)證明,可以對(duì)寬帶跳頻信號(hào)進(jìn)行實(shí)時(shí)的截獲,并能夠?qū)ζ渲械腗SK 目標(biāo)信號(hào)完成準(zhǔn)確識(shí)別,可應(yīng)用于針對(duì)特定目標(biāo)的通信偵察系統(tǒng),具有較高的應(yīng)用價(jià)值。
          • 關(guān)鍵字: FPGA  MSK  跳頻  算法    

          基于CORDIC 2FSK調(diào)制器的FPGA設(shè)計(jì)

          • 摘要:頻移鍵控(FSK)是用不同頻率的載波來(lái)傳遞數(shù)字信號(hào),并用數(shù)字基帶信號(hào)控制載波信號(hào)的頻率。提出一種基于流...
          • 關(guān)鍵字: CORDIC  FPGA  2FSK調(diào)制器  

          FPGA如何改變嵌入設(shè)計(jì)格局

          • FPGA如何改變嵌入設(shè)計(jì)格局,由于經(jīng)濟(jì)下滑損及開發(fā)預(yù)算減少,嵌入系統(tǒng)設(shè)計(jì)者正在轉(zhuǎn)向FPGA(現(xiàn)場(chǎng)可編程門陣列)技術(shù),以縮減開發(fā)周期、對(duì)抗設(shè)備老化以及簡(jiǎn)化產(chǎn)品升級(jí)。通過采用數(shù)量龐大且不斷增加的FPGA開發(fā)工具、可重用邏輯單元以及市售商用模塊,
          • 關(guān)鍵字: 設(shè)計(jì)  格局  嵌入  改變  如何  FPGA  

          QDR SRAM與Spartan3 FPGA的接口設(shè)計(jì)

          • QDR SRAM與Spartan3 FPGA的接口設(shè)計(jì),為了滿足當(dāng)前系統(tǒng)和處理器的生產(chǎn)量需求,更新的靜態(tài)存儲(chǔ)器應(yīng)運(yùn)而生。QDR SRAM就是由Cypress、Renesas、IDT、NEC和Samsung為高性能的網(wǎng)絡(luò)系統(tǒng)應(yīng)用而共同開發(fā)的一種具有創(chuàng)新體系結(jié)構(gòu)的同步靜態(tài)存儲(chǔ)器?! ? QDR SRAM的
          • 關(guān)鍵字: 接口  設(shè)計(jì)  FPGA  Spartan3  SRAM  QDR  

          以微控制器為中心的可配置平臺(tái)是否主導(dǎo)FPGA使用

          • FPGA是通過邏輯組合來(lái)實(shí)現(xiàn)各種功能的器件,幾乎可以進(jìn)行任何類型的處理。過去五年間,為了突破傳統(tǒng)的通信及網(wǎng)絡(luò)等高端應(yīng)用市場(chǎng)局限,將FPGA引入更為廣闊的嵌入式領(lǐng)域,F(xiàn)PGA廠商已經(jīng)開始嘗試采用多核和硬件協(xié)處理加速技術(shù)。如今,隨著技術(shù)的進(jìn)步,很多芯片廠商開始采用硬核或軟核CPU+FPGA的模式。
          • 關(guān)鍵字: 主導(dǎo)  FPGA  使用  是否  平臺(tái)  為中心  配置  控制器  

          FPGA設(shè)計(jì)中仿真技術(shù)解決故障的方法

          •  摘要:本文針對(duì)FPGA實(shí)際開發(fā)過程中,出現(xiàn)故障后定位困難、反復(fù)修改代碼編譯時(shí)間過長(zhǎng)、上板后故障解決無(wú)法確認(rèn)的問題,提出了一種采用仿真的方法來(lái)定位、解決故障并驗(yàn)證故障解決方案。可以大大的節(jié)約開發(fā)時(shí)間,提高
          • 關(guān)鍵字: FPGA  仿真技術(shù)  方法    

          針對(duì)GPON突發(fā)模式接收器的低功耗FPGA解決方案

          •  帶服務(wù)能夠支持三重應(yīng)用(即支持語(yǔ)音、視頻和數(shù)據(jù))至第一英里的客戶,例如持續(xù)發(fā)展的小商業(yè)和住宅。FTTx中的主角是GPON(吉比特?zé)o源光網(wǎng)絡(luò),Gigabit Passive Optical Network),它提供較高的帶寬替代DSL和電纜的
          • 關(guān)鍵字: GPON  FPGA  模式  接收器    

          SpringSoft推出新產(chǎn)品PROTOLINK PROBE VISUALIZER

          •   SpringSoft 今天發(fā)表ProtoLink? Probe Visualizer,這款產(chǎn)品能夠大幅提升設(shè)計(jì)能見度,同時(shí)簡(jiǎn)化 FPGA 原型板的偵錯(cuò)工作。新推出的 Probe Visualizer 采用創(chuàng)新的專利互連技術(shù)與軟件自動(dòng)增強(qiáng)功能,搭配領(lǐng)先業(yè)界的 Verdi? HDL 偵錯(cuò)平臺(tái),不僅能夠縮短預(yù)制或定制設(shè)計(jì)原型板的驗(yàn)證時(shí)間,還能夠提高FPGA 原型板的投資回報(bào)率而將其運(yùn)用在系統(tǒng)芯片 (SoC) 設(shè)計(jì)的早期檢驗(yàn)階段?! ?/li>
          • 關(guān)鍵字: SpringSoft  FPGA  

          賽靈思啟動(dòng)第三屆開源硬件大賽

          •   由中國(guó)電子學(xué)會(huì)主辦、賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )與北京工業(yè)大學(xué)共同承辦的“第三屆OpenHW開放源碼硬件與嵌入式大賽(簡(jiǎn)稱開源硬件大賽)”日前在北京工業(yè)大學(xué)正式啟動(dòng),此次參賽特等獎(jiǎng)獲得者將獲得15000元的獎(jiǎng)金,同時(shí)還將獲得德致倫公司(Digilent)提供的“直通歐洲”獎(jiǎng)勵(lì),免費(fèi)參加2012年9月份在德國(guó)慕尼黑舉辦的“Digilent杯電子設(shè)計(jì)大賽”盛事,詳情請(qǐng)見http://www.di
          • 關(guān)鍵字: Xilinx  FPGA  

          VHDL語(yǔ)言在FPGA/CPLD開發(fā)中的應(yīng)用?

          • VHDL語(yǔ)言在FPGA/CPLD開發(fā)中的應(yīng)用?,【摘 要】 通過設(shè)計(jì)實(shí)例詳細(xì)介紹了用VHDL(VHSIC Hardware DescriptionLanguage)語(yǔ)言開發(fā)FPGA/CPLD的方法,以及與電路圖輸入和其它HDL語(yǔ)言相比,使用VHDL語(yǔ)言的優(yōu)越性。
            關(guān)鍵詞:VHDL,F(xiàn)PGA/CPLD,EDA
          • 關(guān)鍵字: 開發(fā)  應(yīng)用  CPLD  FPGA  語(yǔ)言  VHDL  
          共6368條 269/425 |‹ « 267 268 269 270 271 272 273 274 275 276 » ›|

          fpga:quartusⅡ介紹

          您好,目前還沒有人創(chuàng)建詞條fpga:quartusⅡ!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。    創(chuàng)建詞條

          熱門主題

          FPGA:QuartusⅡ    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();