- 如今,各種規(guī)范和標準都對系統(tǒng)的整體功耗提出了越來越嚴格的要求,以至于系統(tǒng)設計師面臨越來越艱巨的挑戰(zhàn)。...
- 關鍵字:
FPGA 降低功耗
- 摘要:多通道頻率檢測是當前數(shù)字接收機的一種常用的頻率測量方案,該方法可以較好地解決頻率截獲概率與頻率分辨力的矛盾,并在復雜的電磁環(huán)境中具有處理多個同時到達信號的能力。文中給出了基于FPGA來實現(xiàn)多信道頻率
- 關鍵字:
FPGA 多通道 頻率 檢測技術
- 摘要:為了實現(xiàn)煙支剔除的自動化程度,減少人為干預量和提高剔除精度,文中給出了采用FPGA硬件編程方法將數(shù)據(jù)采集部件采集到的煙支數(shù)據(jù)經(jīng)A/D轉換后送入FPGA,然后根據(jù)一定的判決算法輸出控制信號,以用于控制剔除閥
- 關鍵字:
FPGA 檢測系統(tǒng)
- 摘要:給出了一種在Xinlinx的Spartan-3E評估板上實現(xiàn)Modbus通信協(xié)議的方法。該方法以PC為上位機,并在評估板上嵌入Picoblaze軟核作為下位機來實現(xiàn)Modbus通信協(xié)議的功能。文中同時介紹了使用Xilinx ISE和Picoblaze軟核
- 關鍵字:
通信 協(xié)議 Modbus 實現(xiàn) FPGA Picoblaze 基于
- 基于FPGA和LAN91C111的嵌入式以太網(wǎng)接口設計,摘要:介紹了SMSC公司生產(chǎn)的嵌入式以太網(wǎng)控制器LAN91C111的主要特點及工作原理,并從系統(tǒng)方案、硬件設計、軟件設計等方面,詳細介紹了基于ALTERA公司的NIOS II軟核處理器芯片LAN91C111芯片來實現(xiàn)以太網(wǎng)互聯(lián)通信的原理
- 關鍵字:
接口 設計 以太網(wǎng) 嵌入式 FPGA LAN91C111 基于
- Altera公司今天宣布,開始提供業(yè)界第一款集成增強前向糾錯(EFEC)IP內(nèi)核,該內(nèi)核針對高性能StratixIV和Stratix...
- 關鍵字:
FPGA 100G EFEC
- 摘要:給出了采用FPGA設計芯片技術對QPSK解調器進行設計的實現(xiàn)方法。該方法可將解調器中原有的多種專用芯片的功能集成在一片大規(guī)??删幊踢壿嬈骷﨔PGA上,從而實現(xiàn)了高度集成化和小型化。仿真結果表明,該方案具有突
- 關鍵字:
DQPSK FPGA 差分 解調器
- 摘要:介紹了NCO數(shù)字控制振蕩器的工作原理,詳細分析了數(shù)控振蕩器的性能指標和其在FPGA中的實現(xiàn)方法,最后給出了新設計的數(shù)控振蕩器在QUARTUSII中的仿真結果。
關鍵詞:數(shù)控振蕩器(NCO);無雜散動態(tài)范圍(SFDR);FPG
- 關鍵字:
FPGA NCO 數(shù)字控制 振蕩器
- 摘要:依據(jù)標準的VGA顯示接口的顯示原理,介紹了一種利用可編程邏輯器件FPGA,并以VerilogHDL語言為邏輯描述工具來完成VGA接口的控制,從而實現(xiàn)簡單的彩色條紋顯示的具體方法。
關鍵宇:VGA;FPGA;VerilogHDL;彩色
- 關鍵字:
FPGA VGA 控制器
- 摘要:為提高整個系統(tǒng)時間的同步精度,以便為測量設備提供可靠的時間信息和標準頻率信號,給出了一種基于FPGA的IRIG-B編解碼器的設計與實現(xiàn)方法。新系統(tǒng)基于模塊化設計,其中編碼部分完成標準時間信息及相應的BCD碼的
- 關鍵字:
IRTG-B FPGA 編解碼器
- 可編程時鐘器件集成了主要的時序元件,如一個PLL、分頻器、扇出緩沖器、零延遲緩沖器,從而節(jié)省電路板面積、降低成本,并提高性能。使用諸如ispClock5400D系列器件,設計人員可以更好地規(guī)劃其特定系統(tǒng)的理想時鐘產(chǎn)生和分配電路,更好地利用其FPGA上的I/O。
- 關鍵字:
分配 控制 時鐘 FPGA I/O 改進 免費
- 嵌入式處理器:2011年有望增長12%,中國設計增幅高于全球
據(jù)Semico Reserch資深分析師Tony Massimini介紹[1],2010年,微邏輯組件(微處理器、微控制器和DSP)的銷售額勁升了24.9%。但這是因為相比于2009年的災難性的衰退所致。在相對穩(wěn)定的銷售環(huán)境下,預計2011年有望再成長12%。
- 關鍵字:
MCU FPGA 201103
- 隨著實時監(jiān)控系統(tǒng)的發(fā)展,大容量高速數(shù)據(jù)采集與傳輸技術不斷取得新的進展,針對當前數(shù)據(jù)傳輸采用硬件實現(xiàn)速度快,但難以進行數(shù)據(jù)處理,而軟件能實現(xiàn)很多算法但處理速度稍顯遜色的不足,采用了LZW壓縮算法及其改進算法,并將該算法在可編程邏輯器件FPGA上進行了實現(xiàn),通過仿真,驗證了設計的正確性,提高了數(shù)據(jù)傳輸速度。
- 關鍵字:
FPGA LZW 壓縮算法
fpga:quartusⅡ介紹
您好,目前還沒有人創(chuàng)建詞條fpga:quartusⅡ!
歡迎您創(chuàng)建該詞條,闡述對fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473