<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga:quartusⅡ

          基于FPGA的數(shù)據(jù)并轉(zhuǎn)串SPI發(fā)送模塊的設(shè)計

          • SPI 接口應(yīng)用十分廣泛,在很多情況下,人們會用軟件模擬的方法來產(chǎn)生SPI 時序或是采用帶SPI 功能模塊的MCU。但隨著可編程邏輯技術(shù)的發(fā)展,人們往往需要自己設(shè)計簡單的SPI 發(fā)送模塊。本文介紹一種基于FPGA 的將并行數(shù)據(jù)以SPI 串行方式自動發(fā)送出去的方法。
          • 關(guān)鍵字: SPI  VHDL  FPGA  

          利用FPGA夾層卡實現(xiàn)I/O設(shè)計靈活性

          • 面對似乎層出不窮的新 I/O 標準,目前嵌入式系統(tǒng)設(shè)計人員繼續(xù)依靠 FPGA 來部署系統(tǒng)日益重要的外部 I/O 接口.
          • 關(guān)鍵字: IO標準  可配置  FPGA  

          利用FPGA實現(xiàn)外設(shè)通信接口之: 典型實例-USB 2.0接口的設(shè)計與實現(xiàn)

          • 本節(jié)旨在設(shè)計實現(xiàn)了FPGA通過FX2 USB 2.0接口芯片與PC機進行高速數(shù)據(jù)通信,分為讀數(shù)據(jù)、寫數(shù)據(jù)和讀寫數(shù)據(jù)3部分內(nèi)容。幫助讀者進一步了解USB接口芯片的工作原理和設(shè)計方法。
          • 關(guān)鍵字: USB2.0  FX2  FPGA  高速數(shù)據(jù)傳輸  

          利用FPGA實現(xiàn)外設(shè)通信接口之: 典型實例-RS-232C(UART)接口的設(shè)計與實現(xiàn)

          • 本節(jié)旨在通過分析UART控制器,設(shè)計實現(xiàn)了FPGA通過RS-232C接口與PC機的通信。設(shè)計過程中用Modelsim對UART控制器進行仿真,幫助讀者進一步了解UART協(xié)議的具體時序。
          • 關(guān)鍵字: RS-232C接口  UART  FPGA  BlockRAM  

          利用FPGA實現(xiàn)外設(shè)通信接口之: 利用FPGA實現(xiàn)A/D、D/A轉(zhuǎn)換器接口

          • A/D、D/A轉(zhuǎn)換器是FPGA系統(tǒng)設(shè)計中的常用器件,經(jīng)常用來實現(xiàn)模擬信號和數(shù)字信號的相互轉(zhuǎn)換。根據(jù)應(yīng)用場合的不同,A/D、D/A轉(zhuǎn)換芯片的性能指標參數(shù)差別比較大,因此接口格式也無法統(tǒng)一。
          • 關(guān)鍵字: 轉(zhuǎn)換器接口  外同步模式  FPGA  內(nèi)同步模式  環(huán)形緩存區(qū)  

          基于ARM的SoC FPGA嵌入式系統(tǒng)的設(shè)計實現(xiàn)

          • 本白皮書討論用于實現(xiàn)基于ARM 的嵌入式系統(tǒng)的Altera 可編程芯片系統(tǒng)(SoC)方法。對于面臨產(chǎn)品及時面市、成本、性能、設(shè)計重用和產(chǎn)品長壽命等苛刻要求的嵌入式系統(tǒng)開發(fā)人員而言,單芯片方案是非常有價值的方法。
          • 關(guān)鍵字: 硬核處理器  嵌入式系統(tǒng)  FPGA  

          利用FPGA實現(xiàn)外設(shè)通信接口之: 利用FPGA實現(xiàn)常用顯示接口(Display Interface)

          • 七段數(shù)碼管因為價格低廉,使用簡單,經(jīng)常被用來實現(xiàn)一些簡單的狀態(tài)顯示功能。七段數(shù)碼管的標準外觀圖如圖10.16所示。右下角的圓點用Dp來表示,用來實現(xiàn)小數(shù)點的顯示。
          • 關(guān)鍵字: 顯示接口  七段數(shù)碼管  FPGA  字符型LCD顯示接口  VGA  

          利用FPGA實現(xiàn)外設(shè)通信接口之:利用FPGA實現(xiàn)USB 2.0通信接口

          • 利用FPGA來實現(xiàn)USB 2.0接口的方式一般有兩種,一是借助外圍的USB接口芯片,二是FPGA內(nèi)部實現(xiàn)USB協(xié)議控制器,外部通過USB的PHY芯片來實現(xiàn)接口。
          • 關(guān)鍵字: 外設(shè)通信接口  USB2.0  FPGA  CY7C68013  

          基于FFT方法的音頻信號分析儀在FPGA上的實現(xiàn)

          • 傳統(tǒng)的完全由單片機控制的音頻信號分析儀由于實時性差、穩(wěn)定性不好等缺點而無法得到廣泛應(yīng)用。本文設(shè)計的基于FFT方法的音頻信號分析儀,通過快速傅里葉變換(FFT)把被測的音頻信號由時域信號轉(zhuǎn)換為頻域信號,將其分解成分立的頻率分量,利用FPGA(EP2C8Q208C8N)實現(xiàn)FFT算法,由凌陽單片機SPCE061A控制分析結(jié)果的顯示等人機交互接口功能。
          • 關(guān)鍵字: FFT算法  音頻信號分析儀  FPGA  

          利用FPGA實現(xiàn)外設(shè)通信接口之:FPGA在外設(shè)接口實現(xiàn)方面的優(yōu)勢

          • FPGA的一個重要的應(yīng)用領(lǐng)域就是數(shù)據(jù)采集和接口邏輯設(shè)計。隨著芯片封裝技術(shù)的提高,現(xiàn)在的FPGA已經(jīng)可以在單位面積上提供更多的I/O管腳資源。
          • 關(guān)鍵字: 外設(shè)接口  I/O資源  FPGA  

          FPGA大型設(shè)計應(yīng)用的多時鐘設(shè)計策略闡述

          • 利用FPGA實現(xiàn)大型設(shè)計時,可能需要FPGA具有以多個時鐘運行的多重數(shù)據(jù)通路,這種多時鐘FPGA設(shè)計必須特別小心,需要注意最大時鐘速率、抖動、最大時鐘數(shù)、異步時鐘設(shè)計和時鐘/數(shù)據(jù)關(guān)系。設(shè)計過程中最重要的一步是確定要用多少個不同的時鐘,以及如何進行布線,本文將對這些設(shè)計策略深入闡述。
          • 關(guān)鍵字: 亞穩(wěn)態(tài)性  多時鐘  FPGA  

          SOPC系統(tǒng)的智能命令行設(shè)計

          • 相對其他成熟的計算機體系,SOPC系統(tǒng)現(xiàn)在還沒有命令行。為了更好的推廣SOPC應(yīng)用,筆者開發(fā)了一個智能的命令行模塊,可以調(diào)用系統(tǒng)中的任意函數(shù),降低了開發(fā)人員的使用難度。
          • 關(guān)鍵字: SOPC  命令行  FPGA  

          基于VHDL和高精度浮點運算器的基2 FFT在FPGA上的設(shè)計仿真

          • 基于IEEE浮點表示格式及FFT算法,提出一種基2FFT的FPGA方法,完成了基于FPGA高精度浮點運算器的FFT的設(shè)計。利用VHDL語言描述了蝶形運算過程及地址產(chǎn)生單元,其仿真波形基本能正確的表示輸出結(jié)果。
          • 關(guān)鍵字: 蝶形運算  FFT  FPGA  

          基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計之:典型實例-基于NIOS II處理器的數(shù)字鐘設(shè)計

          • 本節(jié)旨在通過給定的工程實例——“數(shù)字鐘”來熟悉Altera軟嵌入式系統(tǒng)的軟硬件設(shè)計方法。同時使用基于Altera FPGA的開發(fā)板將該實例進行下載驗證,完成工程設(shè)計的硬件實現(xiàn)。在本節(jié)中,將主要講解以下知識點。
          • 關(guān)鍵字: SOPC  NiosII  FPGA  數(shù)字鐘  

          基于分層測試的Virtex系列FPGA互聯(lián)資源測試新方法

          • 以基于靜態(tài)隨機存儲器(SRAM)的現(xiàn)場可編程門陣列(FPGA)為例,在傳統(tǒng)的三次測試方法的基礎(chǔ)上提出了一種新穎的針對FPGA互聯(lián)資源的測試方法。該方法運用了層次化的思想,根據(jù)開關(guān)矩陣中可編程互聯(lián)點(PIP)兩端連線資源的區(qū)別將互聯(lián)資源進行層次化分類,使得以這種方式劃分的不同類別的互聯(lián)資源能夠按一定方式進行疊加測試,這就從根本上減少了實際需要的測試配置圖形和最小配置次數(shù)。
          • 關(guān)鍵字: 互聯(lián)資源  分層測試  FPGA  
          共6385條 74/426 |‹ « 72 73 74 75 76 77 78 79 80 81 » ›|

          fpga:quartusⅡ介紹

          您好,目前還沒有人創(chuàng)建詞條fpga:quartusⅡ!
          歡迎您創(chuàng)建該詞條,闡述對fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。    創(chuàng)建詞條

          熱門主題

          FPGA:QuartusⅡ    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();