本節(jié)旨在通過給定的工程實例——“Hello LED”來熟悉Altera軟嵌入式系統的軟硬件設計方法。同時使用基于Altera FPGA的開發(fā)板將該實例進行下載驗證，完成工程設計的硬件實現。本節(jié)主要講解下面一些
關鍵字：
SOPC NiosII FPGA
由于超級電容器單體性能參數的離散性，當多個單體串聯組成電容器組時，在充放電過程中容易造成過充或過放現象，嚴重危害超級電容器的使用壽命。文中提出以FPGA為檢測、控制單元，對電容進行有效地充放電控制，防止過充或過放，提高超級電容器的循環(huán)使用次數，降低不必要的能量消耗。
關鍵字：
超級電容 串聯均壓 FPGA
NIOS II使用NIOS II IDE集成開發(fā)環(huán)境來完成整個軟件工程的編輯、編譯、調試和下載。在采用NIOS處理器設計嵌入式系統時，通常會按照以下步驟。
關鍵字：
片上可編程系統 SOPC FPGA NiosII
LCD 顯示離不開背光源的輔助，而現在絕大多數顯示器采用恒定亮度背光源，存在顯示效果動態(tài)模糊以及低對比度等問題，并且耗能也較為嚴重。文章著重敘述一種基于視頻內容逐幀分析，然后選擇最佳背光亮度的一種由FPGA 控制的動態(tài)背光源設計方案。實驗采用的是TI 公司的TLC5947，具有多個輸出通道，可以適用于大規(guī)模顯示屏。
關鍵字：
RGB 背光 FPGA
介紹了一種在工程爆破振動數據采集中應用的控制器設計方案。系統采用Altera公司的FPGA作為主控制器芯片，其中集成控制邏輯單元與NiosII軟核嵌入式處理器二者結合成為單芯片控制器方案。
關鍵字：
NiosII 嵌入式處理器 FPGA
SoC即System On Chip，是片上系統簡稱。它是IC設計與工藝技術水平不斷提高的結果。SoC從整個系統的角度出發(fā)，把處理機制、模型算法、芯片結構、各層次電路直至器件的設計緊密結合起來，在單個（或少數幾個）芯片上完成整個系統的功能。所謂完整的系統一般包括中央處理器、存儲器以及外圍電路等。
關鍵字：
片上可編程系統 SOPC FPGA
可以使用Quartus II Simulator在工程中仿真任何設計。根據所需的信息類型，可以進行功能仿真以測試設計的邏輯功能，也可以進行時序仿真。在目標器件中測試設計的邏輯功能和最壞情況下的時序，或者采用Fast Timing模型進行時序仿真，在最快的器件速率等級上仿真盡可能快的時序條件。
關鍵字：
QuartusII 編譯 FPGA 仿真
設計好工程文件后，首先要進行工程的約束。約束主要包括器件選擇、管腳分配及時序約束等。時序約束屬于較為高級的應用，通過時序約束可以使工程設計文件的綜合更加優(yōu)化。下面對這幾種約束方式進行介紹。
關鍵字：
QuartusII 約束 FPGA 配置
邏輯鎖定方法學（LogicLock Methodology）內容就是在設計時采用邏輯鎖定的基于模塊設計流程（LogicLock block-based design flow），來達到固定單模塊優(yōu)化的目的。這種設計方法學中第一次引入了高效團隊合作方法：它可以讓每個單模塊設計者獨立優(yōu)化他的設計，并把所用資源鎖定。
關鍵字：
QuartusII LogicLock FPGA 邏輯鎖定工具
顯示器因為其輸出信息量大，輸出形式多樣等特點已經成為現在大多數設計的常用輸出設備。在 FPGA 的設計中可以使用很少的資源，就產生 VGA 各種控制信號。這個示例在 RHicSP2200B FPGA 開發(fā)板/學習板上使用 VGA 接口在顯示器上顯示了文字以及簡單的圖形，可以作為VGA 顯示設計的參考，如果在使用這個例子的過程
關鍵字：
VGA 接口 FPGA
本節(jié)旨在通過給定的工程實例——“正弦波發(fā)生器”來熟悉Altera Quartus II高級調試功能SignalTap II和Intent Memory Content Editor的使用方法。同時使用基于Altera FPGA的開發(fā)板將該實例進行下載驗證，完成工程設計的硬件實現。在本節(jié)中，將主要講解下面知識點。
關鍵字：
QuartusII SignalTapII FPGA
據估計，目前盛行的假冒電子產品已經占到整個市場份額的10%，這一數據得到了美國反灰色市場和反假冒聯盟(AGMA)的支持。AGMA是由惠普、思科和其它頂級電子OEM公司組成的一個行業(yè)組織。據該組織估計，制造商因盜版造成的損失超過1000億美元，而對最終用戶來說，信譽損毀和可靠性問題帶來的隱性成本則更難以確定。
關鍵字：
AGMA 可編程邏輯 FPGA
本節(jié)旨在通過Quartus軟件自帶的工程實例——“l(fā)ockmult”來熟悉Altera Quartus II邏輯鎖定功能LogicLock的使用方法。在本節(jié)中，將主要講解下面知識點。
關鍵字：
QuartusII LogicLock FPGA
針對機載信息采集系統可靠性、數據管理高效性以及硬件成本的需求，介紹了基于硬件描述語言Verilog HDL設計的SDX總線與Wishbo ne總線接口轉化的設計與實現，并通過Modelsim進行功能仿真，在QuartusⅡ軟件平臺上綜合，最終在Altera公司的CyclONeⅢ系列FPGA上調試。實驗證明了設計的可行性。
關鍵字：
SDX總線 Wishbone總線 FPGA
fpga：quartusⅡ介紹
您好，目前還沒有人創(chuàng)建詞條fpga：quartusⅡ!
歡迎您創(chuàng)建該詞條，闡述對fpga：quartusⅡ的理解，并與今后在此搜索fpga：quartusⅡ的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473