<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga-pwm

          賽靈思 Virtex-6 HXT FPGA為光通信提供卓越的收發(fā)器性能

          •   全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc.  )宣布推出支持 40Gbps 和 100Gbps 線路卡的Virtex®-6 HXT FPGA,并可靈活配置各種網(wǎng)絡(luò)速率包括40Gbps、4x10Gbps、100Gbps 和 10x10Gbps 等。此外,憑借其市場(chǎng)領(lǐng)先的收發(fā)器時(shí)鐘抖動(dòng)性能,Virtex-6 HXT FPGA還能滿足新一代通信設(shè)備長(zhǎng)距離光纖網(wǎng)絡(luò)傳輸?shù)男枰?,且無需昂貴的外部重定時(shí)器電路。   賽靈思已經(jīng)和Avago Technologies(安華高科技)
          • 關(guān)鍵字: Xilinx  FPGA  Virtex-6  

          Achronix將采用22nm工藝打造最先進(jìn)FPGA產(chǎn)品

          •   Achronix半導(dǎo)體公司今日宣布:該公司已經(jīng)戰(zhàn)略性地獲得了英特爾公司22納米工藝技術(shù)的使用權(quán),并計(jì)劃開發(fā)最先進(jìn)的現(xiàn)場(chǎng)可編程門陣列(FPGA)產(chǎn)品。   Achronix公司的Speedster22i FPGA產(chǎn)品系列將打破現(xiàn)有FPGA的各種極限,能以高性價(jià)比實(shí)現(xiàn)各種高性能器件的生成,這些器件在規(guī)模上將超過250萬(wàn)個(gè)查找表(LUT),相當(dāng)于一個(gè)具有2000萬(wàn)門的專用集成電路(ASIC)。   通過借助英特爾22nm工藝技術(shù)的性能和功耗優(yōu)勢(shì),Speedster22i還將擴(kuò)展FPGA的速度和功效界限,
          • 關(guān)鍵字: Achronix  FPGA  

          賽靈思榮獲Cisco2010 年度供應(yīng)商稱號(hào)

          •   全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc.)宣布,全球互聯(lián)網(wǎng)領(lǐng)域領(lǐng)先廠商思科系統(tǒng)公司 (Cisco)于近期在美國(guó)圣克拉拉會(huì)議中心舉辦的第 19 屆年度供應(yīng)商答謝會(huì)上授予賽靈思公司“2010 年度供應(yīng)商”稱號(hào), 并舉行了隆重的頒獎(jiǎng)儀式。思科公司年度供應(yīng)商答謝會(huì)旨在表彰思科的杰出供應(yīng)商們?yōu)楣静粩嗵嵘目蛻魸M意度以及加速業(yè)務(wù)增長(zhǎng)所做的努力。賽靈思獲此行業(yè)權(quán)威殊榮, 為其在創(chuàng)新以及所有運(yùn)營(yíng)領(lǐng)域的出色表現(xiàn)提供了一個(gè)有力的證明。   思科全球供應(yīng)商管理副總裁 Pren
          • 關(guān)鍵字: Xilinx  FPGA  

          基于TMS320C6713B的實(shí)時(shí)數(shù)字視頻消旋系統(tǒng)設(shè)計(jì)

          • 摘要:針對(duì)探測(cè)器姿態(tài)變化造成的視頻圖像旋轉(zhuǎn),提出一種基于TMS320C6713B的實(shí)時(shí)數(shù)字視頻消旋系統(tǒng)。該系統(tǒng)利用TMS320C6713B計(jì)算圖像旋轉(zhuǎn)后各點(diǎn)的位置,再利用FPGA進(jìn)行地址映射,得到圖像旋轉(zhuǎn)后各點(diǎn)對(duì)應(yīng)的灰度值。實(shí)驗(yàn)
          • 關(guān)鍵字: 視頻  A/D  DSP  FPGA  存儲(chǔ)器  

          數(shù)頻率校正的FPGA實(shí)現(xiàn)

          • 分析了CORDIC(Coordinate Rotation Digital Computer,坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算機(jī))算法的基本原理,給出了基于FPGA和CORDIC算法來實(shí)現(xiàn)數(shù)字頻率校正的具體方案,同時(shí)給出了基于FPGA和CORDIC算法實(shí)現(xiàn)的正余弦信號(hào)發(fā)生器的仿真結(jié)果。
          • 關(guān)鍵字: FPGA  頻率  校正    

          一種便攜式心電信號(hào)采集系統(tǒng)的電路設(shè)計(jì)

          基于FPGA的微波輻射計(jì)數(shù)控系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

          應(yīng)用EDA仿真技術(shù)解決FPGA設(shè)計(jì)開發(fā)中故障的方法

          • 本文針對(duì)FPGA實(shí)際開發(fā)過程中,出現(xiàn)故障后定位困難、反復(fù)修改代碼編譯時(shí)間過長(zhǎng)、上板后故障解決無法確認(rèn)的...
          • 關(guān)鍵字: FPGA  EDA仿真  

          LTE標(biāo)準(zhǔn)下Turbo碼編譯碼器的集成設(shè)計(jì)

          • LTE[1](LongTermEvolution)是3GPP展開的對(duì)UMTS技術(shù)的長(zhǎng)期演進(jìn)計(jì)劃。LTE具有高數(shù)據(jù)速率、低延遲、分組傳...
          • 關(guān)鍵字: Turbo碼  FPGA  LTE  Atlera公司  

          從IC到嵌入式系統(tǒng)

          •   Mentor:不僅EDA,更提出嵌入式軟件自動(dòng)化(ESA)   Mentor Graphics公司最近有了新定位,不再是EDA廠商的代表了,而是EDA和嵌入式軟件廠商。   在9月2日北京舉行的Mentor年度大會(huì)——EDA Tech Forum2010上,該公司董事長(zhǎng)兼CEO Wally Rhines從IC設(shè)計(jì)業(yè)的狀況開始分析,帶我們一步步發(fā)現(xiàn)ESA的價(jià)值。  
          • 關(guān)鍵字: IC  嵌入式系統(tǒng)  FPGA  201011  

          瑞薩電子簡(jiǎn)便門陣列產(chǎn)品介紹

          •   近年來,F(xiàn)PGA得到了廣泛應(yīng)用,從原來的通信擴(kuò)展到消費(fèi)電子、汽車電子、工業(yè)控制、測(cè)試測(cè)量等領(lǐng)域,以滿足日益增長(zhǎng)的客戶個(gè)性化需求。但是FPGA的量產(chǎn)成本和量產(chǎn)編程問題一直困擾著客戶。而作為半定制產(chǎn)品的門陣列,憑著其低成本、高安全性等特點(diǎn),被視作FPGA量產(chǎn)的優(yōu)質(zhì)替代品而廣泛應(yīng)用于通信、制造、辦公自動(dòng)化、消費(fèi)和娛樂產(chǎn)品中。   什么是門陣列?   門陣列是指由半導(dǎo)體廠商準(zhǔn)備出已經(jīng)在硅片上形成了被稱為基本單元的邏輯門的母板,通過按照用戶希望的電路進(jìn)行布線,在母板上形成電路的半客戶定制品芯片。門陣列使用通
          • 關(guān)鍵字: 瑞薩電子  門陣列  FPGA  

          FPGA在高清圖像處理中的重要應(yīng)用

          • FPGA在高清圖像處理中的重要應(yīng)用,從模擬廣播向數(shù)字廣播的轉(zhuǎn)變?yōu)闃I(yè)界提供了令人振奮的新服務(wù)和掙錢機(jī)會(huì),而OEM廠商之間為生產(chǎn)更有價(jià)格吸引力的系統(tǒng)而進(jìn)行的競(jìng)爭(zhēng)也非常激烈。然而,正如許多其它技術(shù)轉(zhuǎn)變時(shí)所面臨的情況一樣,各個(gè)企業(yè)為競(jìng)爭(zhēng)市場(chǎng)領(lǐng)導(dǎo)地位
          • 關(guān)鍵字: 應(yīng)用  重要  圖像處理  高清  FPGA  

          基于FPGA的嵌入式系統(tǒng)XBD文件設(shè)計(jì)

          • 基于FPGA的嵌入式系統(tǒng)XBD文件設(shè)計(jì),  隨著可編程邏輯器件的不斷進(jìn)步和發(fā)展,F(xiàn)PGA在嵌入式系統(tǒng)中發(fā)揮著越來越重要的作用,已經(jīng)開始被廣泛應(yīng)用于通信、航天、醫(yī)療、工控等領(lǐng)域。Xilinx公司作為全球最大的可編程邏輯器件生產(chǎn)廠商,為嵌入式系統(tǒng)設(shè)計(jì)人員
          • 關(guān)鍵字: 文件  設(shè)計(jì)  XBD  系統(tǒng)  FPGA  嵌入式  基于  

          FPGA設(shè)計(jì)的安全性問題解析

          • FPGA設(shè)計(jì)的安全性問題解析,Q1:FPGA設(shè)計(jì)與DSP設(shè)計(jì)相比,最大的不同之處在哪里? 

            A1:這個(gè)問題要從多個(gè)角度看。它們都用于某個(gè)功能的硬件電路實(shí)現(xiàn),但是它們的側(cè)重點(diǎn)有所不同。這里涵蓋的說一下。

            1)內(nèi)部資源

            FPGA側(cè)重于設(shè)計(jì)具有某個(gè)
          • 關(guān)鍵字: 解析  問題  安全性  設(shè)計(jì)  FPGA  

          基于FPGA的雙模前置小數(shù)分頻器的設(shè)計(jì)

          • 基于FPGA的雙模前置小數(shù)分頻器的設(shè)計(jì), 頻率合成技術(shù)是現(xiàn)代通訊系統(tǒng)的重要組成部分,他將一個(gè)高穩(wěn)定和高準(zhǔn)確度的基準(zhǔn)頻率,經(jīng)過四則運(yùn)算,產(chǎn)生同樣穩(wěn)定度和基準(zhǔn)度的頻率。分頻器是集成電路中最基礎(chǔ)也是最常用的電路。整數(shù)分頻器的實(shí)現(xiàn)比較簡(jiǎn)單,可
          • 關(guān)鍵字: 小數(shù)分  設(shè)計(jì)  前置  雙模  FPGA  基于  
          共7210條 335/481 |‹ « 333 334 335 336 337 338 339 340 341 342 » ›|

          fpga-pwm介紹

          您好,目前還沒有人創(chuàng)建詞條fpga-pwm!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();