fpga-pwm 文章進(jìn)入fpga-pwm技術(shù)社區(qū)

一種基于FPGA的正弦波信號(hào)發(fā)生器的設(shè)計(jì)

摘要：現(xiàn)代測(cè)試領(lǐng)城中，經(jīng)常需要信號(hào)發(fā)生器提供多種多樣的的測(cè)試信號(hào)去檢驗(yàn)實(shí)際電路中存在的設(shè)計(jì)問(wèn)題。傳統(tǒng)的信號(hào)發(fā)生器多采用模擬電路搭建。以正弦波信號(hào)發(fā)生器為例，結(jié)合DDS直接數(shù)字合成技術(shù)，基于FPGA設(shè)計(jì)其他外圍
關(guān)鍵字： FPGA 正弦波信號(hào) 發(fā)生器

一種基于FPGA的立體視頻轉(zhuǎn)換系統(tǒng)研究設(shè)計(jì)

自由立體顯示器是一種無(wú)需佩戴輔助裝置就能觀(guān)看三維立體效果的顯示器。由于立體顯示器能夠真實(shí)還原三維...
關(guān)鍵字： FPGA 立體視頻轉(zhuǎn)換 SDRAM DVI

基于DSP的1553B總線(xiàn)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

基于DSP的1553B總線(xiàn)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn),摘要：在研究1553B總線(xiàn)協(xié)議特點(diǎn)的基礎(chǔ)上，提出了一種基于DSP的1553B總線(xiàn)接口設(shè)計(jì)方案．詳細(xì)描述了硬件電路的實(shí)現(xiàn)及軟件驅(qū)動(dòng)程序的編寫(xiě)。在電路中采用DSPTMS320F2812為核心處理單元。BU-64843為1553B協(xié)議執(zhí)行元件，采
關(guān)鍵字： DSP FPGA

多相濾波的數(shù)字相干檢波原理及FPGA實(shí)現(xiàn)

多相濾波是實(shí)現(xiàn)數(shù)字下變頻及數(shù)字相干檢波的關(guān)鍵技術(shù)，是雷達(dá)、聲納和通信等系統(tǒng)中為數(shù)字信號(hào)處理提供高質(zhì)量的正交信號(hào)的有效手段。文中討論了多相濾波的基本原理，給出了采用多相濾波的方法對(duì)中頻帶限信號(hào)處理的仿真分析，并結(jié)合一款脈沖壓縮雷達(dá)中頻數(shù)字化接收機(jī)的實(shí)現(xiàn)方案進(jìn)行工程驗(yàn)證，結(jié)果表明，在技術(shù)指標(biāo)上可有效克服正交通道不一致問(wèn)題，具有較高的應(yīng)用價(jià)值。
關(guān)鍵字： FPGA 多相濾波數(shù)字相干檢波

基于FPGA的音樂(lè)播放控制電路設(shè)計(jì)

基于FPGA的音樂(lè)播放控制電路設(shè)計(jì),　　隨著電子技術(shù)發(fā)展，電子電路的形式趨向復(fù)雜化，面對(duì)這一狀況，人們已經(jīng)清醒地認(rèn)識(shí)到，要分析和設(shè)計(jì)復(fù)雜的電子系統(tǒng)人工的方法已不適用。依靠傳統(tǒng)的實(shí)驗(yàn)教學(xué)已遠(yuǎn)不能滿(mǎn)足社會(huì)對(duì)高新技術(shù)人才的培養(yǎng)需要。本文就一個(gè)
關(guān)鍵字：控制電路設(shè)計(jì) 播放音樂(lè) FPGA 基于

基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計(jì)

基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計(jì),　面對(duì)似乎層出不窮的新 I/O 標(biāo)準(zhǔn)，目前嵌入式系統(tǒng)設(shè)計(jì)人員繼續(xù)依靠 FPGA 來(lái)部署系統(tǒng)日益重要的外部 I/O 接口，這點(diǎn)絲毫不足為奇。FPGA 可提供大量可配置的 I/O，能在適當(dāng) IP 基礎(chǔ)上支持幾乎無(wú)限多種高度復(fù)雜的 I/O
關(guān)鍵字： I/O 設(shè)計(jì) 夾層 FPGA FMC 標(biāo)準(zhǔn) 基于

基于ARM的可定制MCU可承擔(dān)FPGA的工作

基于ARM的可定制MCU可承擔(dān)FPGA的工作,如今的產(chǎn)品生命周期可能短至六個(gè)月，因此在這種情況下要想取得定制ASIC的低成本、低功耗和高性能優(yōu)勢(shì)幾乎是不可能的。定制ASIC的設(shè)計(jì)周期通常要一年左右，這通常要比終端產(chǎn)品的生命周期還要長(zhǎng)。另外，標(biāo)準(zhǔn)單元ASIC還
關(guān)鍵字： ARM MCU FPGA

如何實(shí)現(xiàn)FPGA到DDR3 SDRAM存儲(chǔ)器的連接

采用90nm工藝制造的DDR3 SDRAM存儲(chǔ)器架構(gòu)支持總線(xiàn)速率為600 Mbps-1.6 Gbps (300-800 MHz)的高帶寬，工作電壓低至1.5V，因此功耗小，存儲(chǔ)密度更可高達(dá)2Gbits。該架構(gòu)無(wú)疑速度更快，容量更大，單位比特的功耗更低，但問(wèn)
關(guān)鍵字： SDRAM FPGA DDR3 存儲(chǔ)器

基于FPGA的寬帶數(shù)字接收機(jī)變帶寬數(shù)字下變頻器設(shè)計(jì)

摘要：基于FPGA芯片Stratix II EP2S60F672C4設(shè)計(jì)了一個(gè)適用于寬帶數(shù)字接收機(jī)的帶寬可變的數(shù)字下變頻器（VB-DDC）。該VB-DDC結(jié)合傳統(tǒng)數(shù)字下變頻結(jié)構(gòu)與多相濾波結(jié)構(gòu)的優(yōu)點(diǎn)，實(shí)現(xiàn)了對(duì)輸入中頻信號(hào)的高效高速處理，同
關(guān)鍵字： FPGA 寬帶數(shù)字接收機(jī) 帶寬

基于FPGA和IP Core的定制緩沖管理的實(shí)現(xiàn)

隨著通信協(xié)議的發(fā)展及多樣化，協(xié)議處理部分PE在硬件轉(zhuǎn)發(fā)實(shí)現(xiàn)方面，普遍采用現(xiàn)有的商用芯片NP(Network Processor，網(wǎng)絡(luò)處理器)來(lái)完成，流量管理部分需要根據(jù)系統(tǒng)的需要進(jìn)行定制或采用商用芯片來(lái)完成。在很多情況下NP
關(guān)鍵字： FPGA Core 定制

基于FPGA的DDFS與DDWS兩種實(shí)現(xiàn)方式

DDS(DirectDigitalFreqiaencySynthesizers)廣泛應(yīng)用于雷達(dá)系統(tǒng)、數(shù)字通信、電子對(duì)抗、電子測(cè)量等民...
關(guān)鍵字： DDFS DDWS FPGA

基于FPGA原型的GPS基帶驗(yàn)證系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

隨著SoC設(shè)計(jì)復(fù)雜度的提高，驗(yàn)證所需時(shí)間已經(jīng)占到整個(gè)設(shè)計(jì)周期的70%以上，如何減少驗(yàn)證時(shí)間成為一個(gè)十分重要...
關(guān)鍵字： GPS 基帶驗(yàn)證系統(tǒng) FPGA SoC

FPGA與MCU/模擬技術(shù)整合提速

　　繼賽靈思今年年初發(fā)布了與ARM的合作計(jì)劃之后，Altera近日發(fā)布了與ARM、英特爾等的合作計(jì)劃，Actel則被模擬/混合信號(hào)公司Microsemi收購(gòu)，這一系列事件都預(yù)示著在微控制器、模擬IC和FPGA領(lǐng)域正出現(xiàn)一些多層次的整合趨勢(shì)。針對(duì)這些整合趨勢(shì)，F(xiàn)PGA業(yè)內(nèi)的另一些企業(yè)如Lattice、SiliconBlue、Acrhonix、Quicklogic和InPa未來(lái)會(huì)如何? 　　
關(guān)鍵字： ARM FPGA MCU

英特爾也要跨足晶圓代工

　　英特爾將與臺(tái)積電可程序邏輯門(mén)陣列(FPGA)客戶(hù)Achronix簽訂22納米晶圓代工合約，這是英特爾首度跨足晶圓代工市場(chǎng)，市場(chǎng)解讀英特爾此舉挑戰(zhàn)臺(tái)積電晶圓代工龍頭地位意圖已十分明顯。　
關(guān)鍵字：英特爾晶圓代工 FPGA

基于FPGA的MC-CDMA基帶系統(tǒng)的實(shí)現(xiàn)

MIMO技術(shù)、多載波技術(shù)與鏈路自適應(yīng)技術(shù)是未來(lái)移動(dòng)通信系統(tǒng)最值得關(guān)注的幾種物理層技術(shù)。MIMO技術(shù)在提高系統(tǒng)頻譜利用率方面性能卓越，多載波CDMA技術(shù)則能有效地對(duì)抗頻率選擇性衰落，將MIMO技術(shù)與MC-CDMA方案相結(jié)合，構(gòu)成空域復(fù)用MC-CDMA系統(tǒng)，將在很大程度上提高系統(tǒng)的性能和容量,更有效地提高信息傳輸速率,完成基于FPGA的空域復(fù)用 MIMO MC一CDMA系統(tǒng)的基帶信號(hào)處理平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)的任務(wù)[1]。本文采用硬件仿真模型模擬MIMO信道的方法，實(shí)現(xiàn)了對(duì)系統(tǒng)的聯(lián)合調(diào)試與功能驗(yàn)證，與軟件仿真結(jié)果進(jìn)
關(guān)鍵字： MC-CDMA FPGA 基帶系統(tǒng)