<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga-pwm

          FPGA最小系統(tǒng)之:硬件系統(tǒng)的調(diào)試方法

          • 隨著FPGA芯片的密度和性能不斷提高,調(diào)試的復雜程度也越來越高。BGA封裝的大量使用更增加了板子調(diào)試的難度。所以在調(diào)試FPGA電路時要遵循一定的原則和技巧,才能減少調(diào)試時間,避免誤操作損壞電路。
          • 關(guān)鍵字: BGA封裝  ASRAM  FPGA  QuartusII  FPGA最小系統(tǒng)  

          FPGA最小系統(tǒng)之:硬件系統(tǒng)的設(shè)計技巧

          • FPGA的硬件設(shè)計不同于DSP和ARM系統(tǒng),比較靈活和自由。只要設(shè)計好專用管腳的電路,通用I/O的連接可以自己定義。因此,F(xiàn)PGA的電路設(shè)計中會有一些特殊的技巧可以參考。
          • 關(guān)鍵字: EP1C6Q240  Altera  EP1C12Q240  FPGA  SDRAM  FPGA最小系統(tǒng)  

          FPGA最小系統(tǒng)之:最小系統(tǒng)電路分析

          • FPGA的管腳主要包括:用戶I/O(User I/O)、配置管腳、電源、時鐘及特殊應用管腳等。其中有些管腳可有多種用途,所以在設(shè)計FPGA電路之前,需要認真的閱讀相應FPGA的芯片手冊。
          • 關(guān)鍵字: Cyclone  Altera  Flash  FPGA  CPLD  SDRAM  FPGA最小系統(tǒng)  

          基于FPGA的數(shù)字化變電站計量儀表研究與設(shè)計

          • 提出一種基于IEC61850和SoPC的數(shù)字化變電站計量儀表設(shè)計方案。在DE2—70開發(fā)板的基礎(chǔ)上,首先依據(jù)IEC61850標準對數(shù)字化變電站計量儀表進行了總體設(shè)計;其次對基于FPGA的電量參數(shù)算法進行了研究;最后完成了光纖通信電路、快速以太網(wǎng)接口電路、雙軟核SoPC系統(tǒng)等硬件電路的設(shè)計。基于FPGA的數(shù)字化變電站計量儀表設(shè)計方案具有設(shè)計
          • 關(guān)鍵字: 數(shù)字化變電站  SOPC  FPGA  

          基于FPGA的生物電阻抗成像系統(tǒng)設(shè)計

          • 根據(jù)電阻抗斷層成像技術(shù)要求,設(shè)計了以Spartan3E系列XC3S500E FPGA為核心的16電極生物電阻抗成像系統(tǒng),系統(tǒng)嵌入8 bit微處理器PicoBlaze實現(xiàn)邏輯控制并產(chǎn)生激勵信號實現(xiàn)高速A/D采集及實現(xiàn)數(shù)字解調(diào),通過RS232將采集數(shù)據(jù)傳輸?shù)絇C機,重建人體內(nèi)部的電阻率分布或其變化圖像。為廣泛應用研究電阻抗斷層成像技術(shù)提供一種
          • 關(guān)鍵字: Spartan3E  生物電阻抗成像系統(tǒng)  FPGA  

          FPGA的雙緩沖模式PCI Express總線設(shè)計

          • 介紹了軟件無線電平臺中基于FPGA的雙緩沖模式PCI Express(PCIE)總線的設(shè)計與實現(xiàn)。設(shè)計了基于Xilinx Virtex6 FPGA的通用軟件無線電平臺,開發(fā)了基于Linux系統(tǒng)的驅(qū)動程序和PCIE硬核的DMA控制器。雙緩沖提高了數(shù)據(jù)傳輸速度,節(jié)約了硬件資源。測試結(jié)果顯示,該系統(tǒng)工作穩(wěn)定可靠,讀寫速度可達402 MB/s。
          • 關(guān)鍵字: PCIExpress總線  雙緩沖模式  FPGA  

          基于FPGA的模糊控制交通燈控制方案設(shè)計

          • 針對目前交叉路口交通控制信號燈的綠信比固定不變的問題,提出一種模糊控制的方案。根據(jù)當前相位的車流量和當前相位與下一相位車流量之差,實時控制相位綠信比,縮減車輛在交叉路口的排隊長度。綠信比可在FPGA上模擬實現(xiàn),采用EElements ISE Development Kit開發(fā)套件,使用ISE10.1軟件設(shè)計工具,對上述控制方案進行仿真。
          • 關(guān)鍵字: 模糊控制  交通燈控制方案  FPGA  

          基于FPGA的PUSCH信道估計仿真與實現(xiàn)

          • 基于最小平方 (LS) 算法,利用FPGA實現(xiàn)了一種適用于TD-LTE系統(tǒng)的上行信道估計算法。主要研究了如何利用FPGA實現(xiàn)LS算法,包括算法的介紹、方案的形成、FPGA實現(xiàn)的處理流程、FPGA實現(xiàn)結(jié)果及分析。以Virtex-5芯片為硬件平臺,完成了仿真、綜合、板級驗證等工作。實現(xiàn)結(jié)果表明,該信道估計算法應用到TD-LTE系統(tǒng)具有良好的穩(wěn)
          • 關(guān)鍵字: PUSCH  信道估計仿真  FPGA  

          一種基于FPGA技術(shù)的紅外視頻采集系統(tǒng)設(shè)計

          • 介紹了一種基于FPGA技術(shù)的紅外視頻采集系統(tǒng)組成架構(gòu),給出了各功能模塊的實現(xiàn)方法,包括主要的HDL代碼、SignaltapII波形以及QuartusII頂層原理,并制作電路板進行調(diào)試,最終的紅外圖像通過VGA實時顯示。結(jié)果表明該系統(tǒng)能充分利用FPGA技術(shù)的優(yōu)勢,具有擴展性好、控制靈活、開發(fā)周期短等特點。
          • 關(guān)鍵字: 紅外視頻采集系統(tǒng)  ADV7181B  FPGA  

          FPGA設(shè)計流程及其布線資源解析

          • 電路設(shè)計與輸入是指通過某些規(guī)范的描述方式,將工程師電路構(gòu)思輸入給EDA工具。常用的設(shè)計方法有硬件描述語言(HDL)和原理圖設(shè)計輸入方法等。原理圖設(shè)計輸入法在早期應用得比較廣泛,它根據(jù)設(shè)計要求,選用器件、繪制原理圖、完成輸入過程。這種方法的有點是直觀、便于理解、元器件庫資源豐富。但是在大型設(shè)計中,這種方法的可維護性較差,不利于模塊構(gòu)造與重用
          • 關(guān)鍵字: 布線資源  功能仿真  FPGA  

          基于FPGA的海量數(shù)據(jù)采集系統(tǒng)設(shè)計

          • 最近幾年,F(xiàn)PGA以其應用的靈活方便蓬勃發(fā)展,在通信、航空航天、醫(yī)療設(shè)備、消費類電子產(chǎn)品等領(lǐng)域一展身手。使用FPGA控制CF的技術(shù)到目前為止還沒有成熟,本文從硬件和軟件角度出發(fā),介紹了FPGA與CF卡的接口設(shè)計、給出了用雙RAM訪問CF卡的編程,并且利用FPGA作為FIFO對AD采集的數(shù)據(jù)進行緩沖,然后存儲到大容量的CF卡中。
          • 關(guān)鍵字: 海量數(shù)據(jù)采集  THS4052  MAX4125  FPGA  

          基于FPGA的空間電場信號數(shù)據(jù)采集與處理系統(tǒng)設(shè)計

          • 提出一種基于FPGA的空間電場信號數(shù)據(jù)采集與處理系統(tǒng)的設(shè)計方案,F(xiàn)PGA為主控制器控制A/D采樣和同步422發(fā)送。X,Y,Z三個方向的空間電場信號經(jīng)過信號處理和A/D采樣,在FPGA片內(nèi)濾波劃分為不同的頻段,通過同步422接口發(fā)送到后續(xù)設(shè)備。該系統(tǒng)性能可靠穩(wěn)定,致力于應用在探空火箭有效載荷——箭載電場儀上,對其他電場信號采集與處理系統(tǒng)也有
          • 關(guān)鍵字: 空間電場  數(shù)據(jù)采集  FPGA  

          基于FPGA的實時視頻信號處理平臺的設(shè)計與實現(xiàn)

          • 提出一種基于FPGA 的實時視頻信號處理平臺的設(shè)計方法,該系統(tǒng)接收低幀率數(shù)字YCbCr 視頻信號,對接收的視頻信號進行格式和彩色空間轉(zhuǎn)換、像素和,利用片外SDRAM 存儲器作為幀緩存且通過時序控制器進行幀率提高,最后通過VGA 控制模塊對圖像信號進行像素放大并在VGA 顯示器上實時顯示。整個設(shè)計使用Verilog HDL 語言實現(xiàn),
          • 關(guān)鍵字: 實時視頻信號處理  CCD圖像傳感器  FPGA  YCbCr  

          基于FPGA的多通道頻率檢測

          • 多通道頻率檢測是當前數(shù)字接收機的一種常用的頻率測量方案,該方法可以較好地解決頻率截獲概率與頻率分辨力的矛盾,并在復雜的電磁環(huán)境中具有處理多個同時到達信號的能力。文中給出了基于FPGA來實現(xiàn)多信道頻率測量的具體方案。該方案能夠充分發(fā)揮FP-GA硬件資源豐富的特點,并且易于實現(xiàn)并行處理,可大幅度提高系統(tǒng)的處理速度。
          • 關(guān)鍵字: 多信道頻率檢測  頻率截獲  FPGA  

          實時圖像小波無損壓縮系統(tǒng)的FPGA實現(xiàn)

          • 將Altera 公司的DE2 多媒體開發(fā)平臺與Terasic 公司的D5M 數(shù)碼相機開發(fā)套件相結(jié)合,設(shè)計了一套基于小波無損壓縮的實時圖像處理系統(tǒng)。系統(tǒng)采用便于可編程邏輯器件靈活實現(xiàn)的二維整數(shù)5 /3 提升小波變換實現(xiàn)壓縮。為保證圖像的無損壓縮,對邊界數(shù)據(jù)進行對稱周期延拓處理。并針對實時處理過程中的大容量數(shù)據(jù)流的存儲問題,應用片外存儲資源保存采集和處理過程中的圖像數(shù)據(jù),有效地降低了片上存儲資源的消耗。測試結(jié)果表明: 系統(tǒng)滿足實時圖像采集、預處理及無損壓縮的要求。
          • 關(guān)鍵字: 圖像處理  無損壓縮  FPGA  
          共7200條 73/480 |‹ « 71 72 73 74 75 76 77 78 79 80 » ›|

          fpga-pwm介紹

          您好,目前還沒有人創(chuàng)建詞條fpga-pwm!
          歡迎您創(chuàng)建該詞條,闡述對fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();