<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga-pwm

          基于FPGA的半導(dǎo)體激光器自動(dòng)功率控制系統(tǒng)設(shè)計(jì)

          • 半導(dǎo)體激光器的自動(dòng)功率控制是解決激光器閾值漂移的重要手段,本文設(shè)計(jì)了一個(gè)基于FPGA的數(shù)字激光自動(dòng)功率控制系統(tǒng),該控制系統(tǒng)主要由光電檢測(cè)、A/D轉(zhuǎn)換、SOC控制、APC判定、PWM反饋輸出及低通濾波幾個(gè)部分組成。該自動(dòng)功率控制系統(tǒng)使用硬件資源少,根據(jù)不同的設(shè)計(jì)要求,通過(guò)增加PWM模塊和簡(jiǎn)單的模擬器件或者改變控制寄存器的設(shè)置,就可以實(shí)現(xiàn)多級(jí)激光功率和多個(gè)激光器的控制,可以大大縮短設(shè)計(jì)周期。
          • 關(guān)鍵字: 數(shù)字激光器  自動(dòng)功率控制  FPGA  

          基于FPGA的數(shù)字顯示系統(tǒng)設(shè)計(jì)

          • 本文以Virtex-II系列PlatformFPGA為例,說(shuō)明采用FPGA方案進(jìn)行數(shù)字顯示系統(tǒng)設(shè)計(jì)所具有的靈活、快速和低成本等特性。
          • 關(guān)鍵字: 數(shù)字顯示系統(tǒng)  SoC  FPGA  

          基于FPGA實(shí)現(xiàn)視頻圖像的一種運(yùn)動(dòng)估計(jì)設(shè)計(jì)

          • 利用功能強(qiáng)大的FPGA實(shí)現(xiàn)視頻圖像的一種運(yùn)動(dòng)估計(jì)設(shè)計(jì),采用的搜索方法是三步搜索法。在進(jìn)行方案設(shè)計(jì)時(shí),本文采用了技術(shù)比較成熟的VHDL語(yǔ)言進(jìn)行設(shè)計(jì),并使用Quartus II軟件進(jìn)行時(shí)序仿真。由仿真結(jié)果可知,無(wú)論是在功能的實(shí)現(xiàn)上還是在搜索的準(zhǔn)確性、高效性以及FPGA片上資源的利用率上,本設(shè)計(jì)方案都具有明顯的優(yōu)越性。
          • 關(guān)鍵字: 運(yùn)動(dòng)估計(jì)  視頻編碼器  FPGA  

          基于FPGA的流水線結(jié)構(gòu)DDS多功能信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)

          • 在應(yīng)用FPGA進(jìn)行DDS系統(tǒng)設(shè)計(jì)過(guò)程中,選擇芯片的運(yùn)行速度優(yōu)化和資源利用優(yōu)化常常是相互矛盾的,從發(fā)展趨勢(shì)和運(yùn)算要求看,系統(tǒng)速度指標(biāo)的意義比面積指標(biāo)更趨重要?;诖?,介紹了一種流水線結(jié)構(gòu)來(lái)優(yōu)化傳統(tǒng)的相位累加器,在QuartusⅡ開(kāi)發(fā)環(huán)境下搭建系統(tǒng)模型、仿真及下載,并采用嵌入式邏輯分析儀分析和驗(yàn)證了實(shí)驗(yàn)結(jié)果。該系統(tǒng)可以完成多位頻率控制字的累加,能夠產(chǎn)生正弦波、方波和三角波,具有良好的實(shí)時(shí)性。
          • 關(guān)鍵字: 流水線相位累加器  DDS  FPGA  

          基于光纖通信和PCIExpress總線的高速圖像傳輸系統(tǒng)

          • 提出了一種基于光纖通信和PCI Express總線的高速圖像傳輸系統(tǒng)。分析了系統(tǒng)設(shè)計(jì)方案,并詳細(xì)闡述了FPGA內(nèi)部邏輯設(shè)計(jì),包括光纖接口的數(shù)據(jù)收發(fā)以及PCI Express總線的DMA傳輸;簡(jiǎn)要介紹了Windows WDM驅(qū)動(dòng)程序及MFC應(yīng)用程序的開(kāi)發(fā);給出了系統(tǒng)測(cè)試結(jié)果。該系統(tǒng)傳輸速率可達(dá)1.5Gb/s,且具有低成本、易擴(kuò)展等優(yōu)點(diǎn),能夠滿足大多數(shù)高幀高清視頻圖像實(shí)時(shí)傳輸?shù)囊蟆?/li>
          • 關(guān)鍵字: PCIExpress  高速圖像傳輸  FPGA  

          留有vector的FPGA有被黑的可能

          • Skorobogatov的研究表明,目前比較流行的現(xiàn)場(chǎng)可編程門陣列(FPGA)故意預(yù)留一個(gè)可以重新編譯的Vector(容器)。Skorobogatov表示,如果使用這樣的芯片,那么武器系統(tǒng)以及核工廠等軍事機(jī)構(gòu)可能被利用這個(gè)后門的病毒來(lái)禁止運(yùn)行。
          • 關(guān)鍵字: vector  黑客攻擊  FPGA  

          基于FPGA的數(shù)字音頻廣播系統(tǒng)信號(hào)調(diào)制系統(tǒng)的實(shí)現(xiàn)

          • 本文設(shè)計(jì)并在FPGA芯片中實(shí)現(xiàn)了數(shù)字音頻廣播系統(tǒng)的信號(hào)調(diào)制系統(tǒng)。信號(hào)調(diào)制系統(tǒng)位于整個(gè)數(shù)字音頻廣播系統(tǒng)基帶信號(hào)處理鏈的末端,是基帶數(shù)字信號(hào)處理的核心系統(tǒng)。根據(jù)Eureka 147標(biāo)準(zhǔn),信號(hào)調(diào)制系統(tǒng)需要對(duì)輸入的基帶碼流進(jìn)行數(shù)字調(diào)制、頻域交織、差分調(diào)制以及正交頻分復(fù)用等一系列處理。所設(shè)計(jì)的信號(hào)調(diào)制系統(tǒng)能夠?qū)斎氲幕鶐Тa流進(jìn)行實(shí)時(shí)處理,完成上述信號(hào)處理算法,并輸出數(shù)字音頻廣播的基帶信號(hào)。
          • 關(guān)鍵字: Simulink  DAB  FPGA  

          FPGA在LVDS高速互連中的應(yīng)用

          • 高速串行互連是標(biāo)志并行數(shù)據(jù)總線向串行總線轉(zhuǎn)變的技術(shù)里程碑,這種技術(shù)是減少設(shè)計(jì)師面臨的信號(hào)阻塞問(wèn)題的方法。這種轉(zhuǎn)變是由業(yè)界對(duì)系統(tǒng)成本和系統(tǒng)擴(kuò)展能力的要求所推動(dòng)的。隨著芯片技術(shù)的發(fā)展和芯片尺寸的縮小,用速率達(dá)數(shù)千兆位的高速串行互連來(lái)取代傳統(tǒng)的并行結(jié)構(gòu)變得簡(jiǎn)單易行。
          • 關(guān)鍵字: 差分信號(hào)技術(shù)  LVDS  FPGA  

          基于FPGA的HDB3編碼實(shí)現(xiàn)

          • 主要介紹了HDB3 碼( 三階高密度雙極性碼) 的編碼原理,并提出了一種利用FPGA( 現(xiàn)場(chǎng)可編程門陣列) 實(shí)現(xiàn)HDB3編碼的設(shè)計(jì)方法。
          • 關(guān)鍵字: HDB3編碼  高密度雙極性碼  FPGA  

          基于FPGA的電控單元噴油脈寬處理

          • 由于電控汽油機(jī)在燃用不同比例甲醇汽油時(shí)受空燃比自適應(yīng)調(diào)整的限制而不能正常運(yùn)轉(zhuǎn)的問(wèn)題,提出利用FPGA技術(shù)將電控單元輸出的噴油脈寬信號(hào)進(jìn)行擴(kuò)展處理,使得電控汽油機(jī)在燃用不同比例甲醇汽油時(shí),空燃比能夠維持在理論空燃比附近,從而使得電控汽油機(jī)能夠正常運(yùn)轉(zhuǎn)。本系統(tǒng)采用Altera公司的Cyclone系列FPGA芯片EP1C12Q240C8N,在Quatus II開(kāi)發(fā)環(huán)境中給出硬件設(shè)計(jì)和功能仿真。經(jīng)過(guò)測(cè)試,系統(tǒng)滿足對(duì)噴油脈寬信號(hào)的擴(kuò)展處理要求且系統(tǒng)性能穩(wěn)定。
          • 關(guān)鍵字: 空燃比  噴油脈寬  FPGA  

          基于FPGA和ADS7890的高速AD轉(zhuǎn)換

          • 在雷達(dá)設(shè)計(jì)中,需要對(duì)接收到的信號(hào)首先進(jìn)行模數(shù)轉(zhuǎn)換,其轉(zhuǎn)換速度和準(zhǔn)確性直接決定了之后FFT等運(yùn)算的準(zhǔn)確性,最終影響雷達(dá)測(cè)量精度。介紹了一種基于FPGA,利用芯片ADS7890實(shí)現(xiàn)一種快速14位串行AD轉(zhuǎn)換,對(duì)系統(tǒng)的軟件和硬件做了說(shuō)明。硬件部分主要為ADS7890的基本外圍電路以及芯片EP2C35F672C與其的控制連接,軟件部分利用Quartus II 8.0編程。
          • 關(guān)鍵字: AD轉(zhuǎn)換  毫米波雷達(dá)測(cè)距  FPGA  

          基于FPGA步進(jìn)電機(jī)驅(qū)動(dòng)控制系統(tǒng)的設(shè)計(jì)

          • 通過(guò)對(duì)步進(jìn)電機(jī)的驅(qū)動(dòng)控制原理的分析,利用Verilog語(yǔ)言進(jìn)行層次化設(shè)計(jì),最后實(shí)現(xiàn)了基于FPGA步進(jìn)電機(jī)的驅(qū)動(dòng)控制系統(tǒng)。該系統(tǒng)可以實(shí)現(xiàn)步進(jìn)電機(jī)按既定角度和方向轉(zhuǎn)動(dòng)及定位控制等功能。仿真和綜合的結(jié)果表明,該系統(tǒng)不但可以達(dá)到對(duì)步進(jìn)電機(jī)的驅(qū)動(dòng)控制,同時(shí)也優(yōu)化了傳統(tǒng)的系統(tǒng)結(jié)構(gòu),提高了系統(tǒng)的抗干擾能力和穩(wěn)定性,可用于工業(yè)自動(dòng)化、辦公自動(dòng)化等應(yīng)用場(chǎng)合。
          • 關(guān)鍵字: 步進(jìn)電機(jī)  Verilog  FPGA  

          基于FPGA的水聲信號(hào)高速采集存儲(chǔ)系統(tǒng)設(shè)計(jì)

          • 介紹了一種基于FPGA的水聲信號(hào)數(shù)據(jù)采集與存儲(chǔ)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),給出了系統(tǒng)的總體方案,并對(duì)各部分硬件和軟件的設(shè)計(jì)進(jìn)行了詳細(xì)描述。系統(tǒng)以FPGA作為數(shù)據(jù)的控制處理核心,以存儲(chǔ)容量達(dá)2GB的大容量NAND型Flash作為存儲(chǔ)介質(zhì)。該系統(tǒng)主要由數(shù)據(jù)采集模塊、數(shù)據(jù)存儲(chǔ)模塊和RS~232串行通信模塊組成,具有穩(wěn)定可靠、體積小、功耗低、存儲(chǔ)容量大等特點(diǎn),實(shí)驗(yàn)證明該系統(tǒng)滿足設(shè)計(jì)要求。
          • 關(guān)鍵字: 水聲信號(hào)數(shù)據(jù)采集  NANDFlash  FPGA  

          基于FPGA的實(shí)時(shí)數(shù)字化光纖傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

          • 提出一種實(shí)時(shí)數(shù)字化光纖傳輸系統(tǒng),該系統(tǒng)分為發(fā)送端和接收端。發(fā)送端用A/D轉(zhuǎn)換器將輸入的模擬信號(hào)數(shù)字化,再用FPGA對(duì)數(shù)據(jù)進(jìn)行處理,并通過(guò)光纖傳輸。同時(shí),F(xiàn)PGA還控制A/D轉(zhuǎn)換器的工作。接收端用串行收發(fā)器TLK1501對(duì)接收數(shù)據(jù)進(jìn)行解碼處理,還原有效信號(hào)。實(shí)驗(yàn)表明,該系統(tǒng)實(shí)時(shí)性好、信號(hào)傳輸誤碼率低、工作性能穩(wěn)定、抗干擾性強(qiáng),系統(tǒng)具有可行性和有效性。
          • 關(guān)鍵字: 光纖通訊  高速數(shù)字信號(hào)傳輸  FPGA  

          基于FPGA的固定倍率圖像縮放的實(shí)現(xiàn)

          • 基于FPGA硬件實(shí)現(xiàn)固定倍率的圖像縮放,將2維卷積運(yùn)算分解成2次1維卷積運(yùn)算,對(duì)輸入原始圖像像素先進(jìn)行行方向的卷積,再進(jìn)行列方向的卷積,從而得到輸出圖像像素。把圖像縮放過(guò)程設(shè)計(jì)為一個(gè)單元體的循環(huán)過(guò)程,在單元體內(nèi)部,事先計(jì)算出卷積系數(shù)。降低了FPGA設(shè)計(jì)的復(fù)雜性,提高了圖像縮放算法的運(yùn)算速度,增強(qiáng)了系統(tǒng)的實(shí)時(shí)性,已經(jīng)應(yīng)用于某款航空電子產(chǎn)品中,應(yīng)用效果良好。
          • 關(guān)鍵字: 圖像縮放  卷積運(yùn)算  FPGA  
          共7200條 78/480 |‹ « 76 77 78 79 80 81 82 83 84 85 » ›|

          fpga-pwm介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fpga-pwm!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();