介紹一種基于FPGA設計線陣CCD器件TCDl208AP復雜驅動電路和整個CCD的電子系統控制邏輯時序的方法，并給出時序仿真波形。工程實踐結果表明，該驅動電路結構簡單、功耗小、成本低、抗干擾能力強，適應工程小型化的要求。
關鍵字：
時序綜合分析 CCD FPGA
采用FPGA進行低功耗設計并不是一件容易的事，盡管有許多方法可以降低功耗。FPGA的類型、IP核、系統設計、軟件算法、功耗分析工具及個人設計方法都會對產品功耗產生影響。值得注意的是，如果使用不當，有些方法反而會增加功耗，因此必須根據實際情況選擇適當的設計方法。
關鍵字：
功率估算 結構設計 FPGA
介紹了一種基于NIOS Ⅱ實現數字信號解碼器的方法，該系統由FPGA 和相應接口電路組成，將NIOS Ⅱ嵌入式軟核CPU 集成到FPGA 中構成片上系統( SOC) ，可以將串行輸入的不歸零PCM 碼轉換為可分析的8 位并行碼，并通過上位機軟件顯示解碼結果。
關鍵字：
數字信號解碼器 嵌入式軟核CPU FPGA
提出了一種基于FPGA的數字選頻器設計方案，該數字選頻器應用于八通道的GSM系統直放站，采用低成本的FPGA芯片Xilink Spartan-3A DSP XC3SD3400A進行數字信號處理。給出了較詳細的硬件設計方案，并通過Agilent Technologies N5230A網絡分析儀對數字選頻器進行了測量，被選出的有效相鄰信道之間的最小間隔能達到1MHz，能夠實現較好的選頻功能，可滿足實際應用的要求。
關鍵字：
數字選頻器 MSP430 FPGA
用數字觸發(fā)器的設計思想設計其硬件結構并對軟件算法進行了改進。改進后的數字移相觸發(fā)器簡單可靠，產生脈沖的對稱性好，抗干擾能力強，能夠保證捕獲到每一個換相區(qū)并及時觸發(fā)。
關鍵字：
鎖相環(huán)倍頻 脈沖觸發(fā)模塊 FPGA
本文利用FPGA資源豐富?易于編程的特點設計了純硬方式的脈沖重復頻率跟蹤器,實現了在密集信號環(huán)境下的信號跟蹤,并且將多路并行的跟蹤器集成在一片FPGA中,簡化了系統結構,縮小了體積?
關鍵字：
多路脈沖重復頻率跟蹤器 關聯比較器 FPGA
由于競爭的壓力和對飛機性能無止境的追求，航空電子從簡單、獨立的設備發(fā)展到如今以每秒百萬位乃至更快的速度交換信息的高級智能系統網絡。這也帶來了必須克服的許多設計問題。
關鍵字：
高級智能系統網絡 航空電子 FPGA
有限狀態(tài)機是一種常見的電路，由于時序電路和組合電路組成，設計有限狀態(tài)機的第一步是確定采用Moore狀態(tài)機還是采用Mealy狀態(tài)機。Mealy狀態(tài)機的狀態(tài)轉變不僅和當前狀態(tài)有關，而且和各輸入信號有關；Moore狀態(tài)機的轉變只和當前狀態(tài)有關。從電路實現功能上來講，任何一種都可以實現同樣的功能。但他們的輸出時序不同，所以選擇使用哪種狀態(tài)機是要根據具體情況來定。
關鍵字：
Moore狀態(tài)機 Mealy狀態(tài)機 FPGA
MIPS(Microprocessor without Interlocked Pipeline STages)是一種典型的RISC(Reduced InstructiON Set Computer)微處理器,在嵌入式系統領域中得到廣泛的應用。MIPS32TM指令集開放，指令格式規(guī)整，易于流水線設計，大量使用寄存器操作。與CISC(Complex Instruction Set Computer)微處理器相比，RISC具有設計更簡單、設計周期更短等優(yōu)點，并可以應用更多先進的技術，開發(fā)更快的下一代處理器。
關鍵字：
流水線CPU 時序設計 FPGA
SPI 接口應用十分廣泛，在很多情況下，人們會用軟件模擬的方法來產生SPI 時序或是采用帶SPI 功能模塊的MCU。但隨著可編程邏輯技術的發(fā)展，人們往往需要自己設計簡單的SPI 發(fā)送模塊。本文介紹一種基于FPGA 的將并行數據以SPI 串行方式自動發(fā)送出去的方法。
關鍵字：
SPI VHDL FPGA
本白皮書討論用于實現基于ARM 的嵌入式系統的Altera 可編程芯片系統(SoC)方法。對于面臨產品及時面市、成本、性能、設計重用和產品長壽命等苛刻要求的嵌入式系統開發(fā)人員而言，單芯片方案是非常有價值的方法。
關鍵字：
硬核處理器 嵌入式系統 FPGA
傳統的完全由單片機控制的音頻信號分析儀由于實時性差、穩(wěn)定性不好等缺點而無法得到廣泛應用。本文設計的基于FFT方法的音頻信號分析儀，通過快速傅里葉變換（FFT）把被測的音頻信號由時域信號轉換為頻域信號，將其分解成分立的頻率分量，利用FPGA（EP2C8Q208C8N）實現FFT算法，由凌陽單片機SPCE061A控制分析結果的顯示等人機交互接口功能。
關鍵字：
FFT算法 音頻信號分析儀 FPGA
利用FPGA實現大型設計時，可能需要FPGA具有以多個時鐘運行的多重數據通路，這種多時鐘FPGA設計必須特別小心，需要注意最大時鐘速率、抖動、最大時鐘數、異步時鐘設計和時鐘/數據關系。設計過程中最重要的一步是確定要用多少個不同的時鐘，以及如何進行布線，本文將對這些設計策略深入闡述。
關鍵字：
亞穩(wěn)態(tài)性 多時鐘 FPGA
基于IEEE浮點表示格式及FFT算法，提出一種基2FFT的FPGA方法，完成了基于FPGA高精度浮點運算器的FFT的設計。利用VHDL語言描述了蝶形運算過程及地址產生單元，其仿真波形基本能正確的表示輸出結果。
關鍵字：
蝶形運算 FFT FPGA
fpga-pwm介紹
您好，目前還沒有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條，闡述對fpga-pwm的理解，并與今后在此搜索fpga-pwm的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473