EEPW首頁(yè) >>
主題列表 >>
ip核
ip核 文章 進(jìn)入ip核技術(shù)社區(qū)
山東華芯半導(dǎo)體研發(fā)中心“起航”
- 記者從省科技廳獲悉，山東華芯半導(dǎo)體有限公司與山東信息通信技術(shù)研究院管理中心日前正式簽署協(xié)議，其運(yùn)營(yíng)管理的山東華芯集成電路設(shè)計(jì)研發(fā)中心，入駐山東信息通信技術(shù)研究院，開(kāi)展研發(fā)工作。這意味著高新區(qū)在打造集成電路產(chǎn)業(yè)高地方面又邁出了重要一步。 山東華芯半導(dǎo)體有限公司成立于2008年5月，一期注冊(cè)資本3億元，由浪潮電子信息產(chǎn)業(yè)股份有限公司、山東省高新技術(shù)投資有限公司、濟(jì)南高新控股集團(tuán)有限公司各出資1億元發(fā)起設(shè)立，是一家專(zhuān)門(mén)從事集成電路產(chǎn)業(yè)投資、技術(shù)和產(chǎn)品研發(fā)、生產(chǎn)和銷(xiāo)售的高新技術(shù)企業(yè)。近期，華芯公司成功收
- 關(guān)鍵字： 浪潮 IP核 存儲(chǔ)系統(tǒng)芯片
如何仿真IP核（建立modelsim仿真庫(kù)完整解析）
- IP核生成文件：（Xilinx/Altera 同） IP核生成器生成 ip 后有兩個(gè)文件對(duì)我們比較有用，假設(shè)生成了一個(gè) asyn_fifo 的核，則asyn_fifo.veo 給出了例化該核方式（或者在 Edit－>Language Template->COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調(diào)用了 xilinx 行為模型庫(kù)的模塊，仿真時(shí)該文件也要加入工程。（在 ISE中點(diǎn)中該核，在對(duì)應(yīng)的 processes 窗口中
- 關(guān)鍵字： IP核
基于SOC應(yīng)用的運(yùn)算放大器IP核設(shè)計(jì)
- 摘要：基于SOC應(yīng)用，采用TSMC 0.18μm CMOS工藝，設(shè)計(jì)實(shí)現(xiàn)了一個(gè)低電壓、高增益的恒跨導(dǎo)軌到軌運(yùn)算放大器IP核。該運(yùn)放采用了一倍電流鏡跨導(dǎo)恒定方式和新型的共柵頻率補(bǔ)償技術(shù)，比傳統(tǒng)結(jié)構(gòu)更加簡(jiǎn)單高效。用Hspice對(duì)整個(gè)電路進(jìn)行仿真，在1.8V電源電壓、10pF負(fù)載電容條件下，其直流開(kāi)環(huán)增益達(dá)到103.5dB，相位裕度為60.5度，輸入級(jí)跨導(dǎo)最大偏差低于3％。 關(guān)鍵詞：運(yùn)算放大器；軌到軌；共柵頻率補(bǔ)償；IP核 1引言 在SOC的模擬集成電路設(shè)計(jì)中，使用簡(jiǎn)單的電路結(jié)構(gòu)
- 關(guān)鍵字： SOC 運(yùn)算放大器 軌到軌 共柵頻率補(bǔ)償 IP核
ATM流量控制器IP核的設(shè)計(jì)和實(shí)現(xiàn)
- 0 引言 ATM異步傳遞方式是建立在電路交換和分組交換基礎(chǔ)上的一種面向連接的快速分組交換技術(shù)，它采用定長(zhǎng)分組作為傳輸和交換的單位，并具有端到端QOS保證、完善的流量控制和擁塞控制，以及較好的技術(shù)綜合能力等優(yōu)勢(shì)，這些都是目前的IP技術(shù)所不及的。和傳統(tǒng)的STM電路相比，ATM技術(shù)對(duì)數(shù)據(jù)交換中猝發(fā)分組的適應(yīng)能力和傳輸線(xiàn)路的利用率都是很高的。雖然，由于靈活性和價(jià)格的原因，ATM技術(shù)沒(méi)有獲得預(yù)期的成功，但其流量控制機(jī)制對(duì)當(dāng)前變長(zhǎng)分組骨干網(wǎng)的流量控制還是具有重要的參考價(jià)值，所以有必要對(duì)ATM的流量控制及其實(shí)
- 關(guān)鍵字： IP核 ATM 流量控制器 CPLD FPGA
80C51原始IP核內(nèi)部RAM的擴(kuò)展方案
- 引言 80C51系列單片機(jī)是一類(lèi)經(jīng)典的8位微處理器，其設(shè)計(jì)方法和體系結(jié)構(gòu)一直是其他各類(lèi)單片機(jī)設(shè)計(jì)的參考典范，自從20世紀(jì)80年代面世以后,得到了極大的發(fā)展與應(yīng)用。直到今天,市場(chǎng)上還有一大部分單片機(jī)應(yīng)用成品將其作為處理核心?；?0C51系列單片機(jī)無(wú)知識(shí)產(chǎn)權(quán)保護(hù)、市場(chǎng)應(yīng)用廣泛等優(yōu)點(diǎn)，對(duì)其進(jìn)行功能拓展,既有利于經(jīng)濟(jì)上節(jié)約成本,也有利于成果的推廣使用。而隨著單片機(jī)應(yīng)用日趨復(fù)雜化,傳統(tǒng)的51系列單片機(jī)在設(shè)計(jì)上的不足逐漸顯現(xiàn)出來(lái)。如在現(xiàn)有128字節(jié)內(nèi)部RAM基礎(chǔ)上，處理一些比較復(fù)雜的算法就顯不足。鑒于此,
- 關(guān)鍵字： IP核 RAM 80C51 寄存器
Motion JPEG視頻壓縮IP核的設(shè)計(jì)與實(shí)現(xiàn)
- 引言 隨著多媒體技術(shù)及通信技術(shù)的快速發(fā)展，在嵌入式平臺(tái)上實(shí)現(xiàn)連續(xù)圖像壓縮的需求已變得日益廣泛。常用的系統(tǒng)結(jié)構(gòu)是獨(dú)立處理器配和專(zhuān)用圖像壓縮芯片或者是只用一個(gè)高主頻的數(shù)字信號(hào)處理器完成主要功能。但隨著大規(guī)模集成電路技術(shù)的發(fā)展及市場(chǎng)對(duì)產(chǎn)品低成本的要求不斷提高，一種新的在嵌入式平臺(tái)上實(shí)現(xiàn)連續(xù)圖像壓縮的系統(tǒng)結(jié)構(gòu)正逐步成為上述兩種系統(tǒng)結(jié)構(gòu)的替代者。這種新的結(jié)構(gòu)就是Altera公司提出的基于Avalon總線(xiàn)的SOPC結(jié)構(gòu)。SOPC結(jié)構(gòu)可以把處理器，圖像壓縮IP核，通訊單元及控制單元集成到一塊FPGA芯片上。較
- 關(guān)鍵字： IP核 Motion JPEG 視頻壓縮 多媒體 通信 嵌入式
一種8位嵌入式RISC MCU IP核數(shù)據(jù)通道模型設(shè)計(jì)
- 隨著IC產(chǎn)業(yè)的發(fā)展，IP核的需求越來(lái)越高。微控制器MCU(Micro Control Unit)是嵌入式系統(tǒng)的核心，8位MCU IP核具有很高的通用性和靈活性，廣泛地應(yīng)用于工業(yè)控制、機(jī)械設(shè)備、家用電器以及汽車(chē)等各個(gè)領(lǐng)域。本文設(shè)計(jì)的MCU IP核與Microchip公司的PIC16C57完全兼容[1]。MCU IP核采用哈佛結(jié)構(gòu)，內(nèi)部單元可簡(jiǎn)化為時(shí)序控制和數(shù)據(jù)通道兩部分。時(shí)序控制部分為數(shù)據(jù)通道提供控制信號(hào)，控制數(shù)據(jù)流動(dòng)方向以及數(shù)據(jù)通路的選擇，它是IP核的指揮中心；數(shù)據(jù)通道部分在控制部分的控制下，具體實(shí)現(xiàn)
- 關(guān)鍵字： 嵌入式 IP核 MCU 數(shù)據(jù)通道
高效FPGA乘法器在無(wú)線(xiàn)基站中的使用
- 基于WiMax及其派生標(biāo)準(zhǔn)的新興寬帶無(wú)線(xiàn)協(xié)議需要越來(lái)越高的吞吐量和數(shù)據(jù)速率。這些協(xié)議提出的快速芯片速率和數(shù)字射頻處理可以在使用FPGA方案的硬件上得到最佳的實(shí)現(xiàn)。 FPGA非常適合作為高性能、高性?xún)r(jià)比的解決方案來(lái)實(shí)現(xiàn)這些物理層協(xié)議中的數(shù)字功能，因?yàn)樗鼈儼ㄒ韵仑S富的資源： 1.DSP模塊，可以用來(lái)實(shí)現(xiàn)各種FIR濾波和FFT/IFFT操作所要求的乘法器和加法器/累加器功能； 2. SERDES收發(fā)器，可以支持無(wú)線(xiàn)前端與基帶數(shù)字板之間的CPRI和OBSAI接口； 3. 重要的FPG
- 關(guān)鍵字： FPGA 乘法器 無(wú)線(xiàn) 基站 WiMax DSP IP核
FSL總線(xiàn)IP核及其在MicoBlaze系統(tǒng)中的應(yīng)用
- 引 言 隨著半導(dǎo)體制造工藝的發(fā)展，以FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)為代表的新一代可編程邏輯器件(PLD)的邏輯資源密度不斷增加，使得可編程技術(shù)很自然地就與系統(tǒng)芯片集成技術(shù)(SoC)的結(jié)合日益緊密，并逐步成為可配置平臺(tái)技術(shù)(configurable platform)的主流。 目前，各主要PLD廠(chǎng)商基于FPGA的可配置平臺(tái)雖然大都采用“微處理器十可編程邏輯”的架構(gòu)，但在開(kāi)發(fā)基于FPGA的嵌入式系統(tǒng)時(shí)，卻采用了各自不同的方式來(lái)整合處理器系統(tǒng)與片上的其他邏輯資源(大多數(shù)以用
- 關(guān)鍵字： IP核 FSL MicoBlaze FPGA RISC OPB LMB
基于FSL總線(xiàn)的UART外設(shè)IP核設(shè)計(jì)
- 引 言 在基于MicroBlaze的SOPC系統(tǒng)中，將用戶(hù)IP核整合到基于MicroBlaze的嵌入式軟核處理器系統(tǒng)中，通常有兩種方法：一種是將IP核連接到OPB總線(xiàn)；另一種是將用戶(hù)IP連接到MicroBlaze專(zhuān)用的FSL總線(xiàn)上。盡管OPB和FSL總線(xiàn)都是MicroBlaze軟核與FPGA其他片上邏輯資源連接的主要途徑，但它們的分工足不同的。OPB總線(xiàn)適用于將要求低速和低性能的設(shè)備連接到MicroBlaze系統(tǒng)中；而FSL總線(xiàn)則適用于將對(duì)時(shí)間要求高的用戶(hù)自定義IP核，整合到基于MicroBla
- 關(guān)鍵字： FSL UART IP核 SOPC OPB MicroBlaze
ip核介紹
IP核概述
IP核則是一段具有特定電路功能的硬件描述語(yǔ)言程序，該程序與集成電路工藝無(wú)關(guān)，可以移植到不同的半導(dǎo)體工藝中去生產(chǎn)集成電路芯片。利用IP核設(shè)計(jì)電子系統(tǒng)，引用方便，修改基本元件的功能容易。具有復(fù)雜功能和商業(yè)價(jià)值的IP核一般具有知識(shí)產(chǎn)權(quán)，盡管IP核的市場(chǎng)活動(dòng)還不規(guī)范，但是仍有許多集成電路設(shè)計(jì)公司從事IP核的設(shè)計(jì)、開(kāi)發(fā)和營(yíng)銷(xiāo)工作。IP核有兩種，與工藝無(wú)關(guān)的VHDL程序稱(chēng)為軟核；具有特定電路 [ 查看詳細(xì) ]
ip核電路
ip核相關(guān)帖子
ip核資料下載
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473