<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> rf-fpga

          無(wú)線通信領(lǐng)域FPGA的應(yīng)用分析

          • 1.1無(wú)線通信綜述進(jìn)入21世紀(jì)以來(lái),無(wú)線通信技術(shù)正在以前所未有的速度向前發(fā)展。隨著用戶對(duì)各種實(shí)時(shí)多媒體業(yè)務(wù)需求的增加和互聯(lián)網(wǎng)技術(shù)的迅猛發(fā)展,可以預(yù)計(jì),未來(lái)的無(wú)線通信技術(shù)將朝著數(shù)字化、綜合化、寬帶化、智能化和
          • 關(guān)鍵字: FPGA  無(wú)線通信領(lǐng)域  分析    

          FPGA方案:SoC數(shù)字顯示系統(tǒng)

          • 本文以Virtex-II系列PlatformFPGA為例,說(shuō)明采用FPGA方案進(jìn)行數(shù)字顯示系統(tǒng)設(shè)計(jì)所具有的靈活、快速和低成本等特性。系統(tǒng)級(jí)芯片(SoC)解決方案被譽(yù)為半導(dǎo)體業(yè)最重要的發(fā)展之一,目前,從數(shù)字手機(jī)和數(shù)字電視等消費(fèi)類(lèi)電子
          • 關(guān)鍵字: FPGA  SoC  方案  數(shù)字顯示系統(tǒng)    

          基于FPGA的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

          • 摘要:設(shè)計(jì)的基于FPGA的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng),可控制6路模擬信號(hào)的采集和處理,F(xiàn)PGA中的6個(gè)FIFO對(duì)數(shù)據(jù)進(jìn)行緩存,數(shù)據(jù)總線傳給DSP進(jìn)行實(shí)時(shí)處理和上傳給上位機(jī)顯示。程序部分是用Verilog HDL語(yǔ)言,并利用QuartusⅡ等E
          • 關(guān)鍵字: FPGA  高速實(shí)時(shí)數(shù)  采集系統(tǒng)    

          賽靈思正式發(fā)貨全球首款異構(gòu)3D FPGA

          • All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )日前宣布正式發(fā)貨 Virtex?-7 H580T FPGA —全球首款3D異構(gòu)All Programmable產(chǎn)品。Virtex-7 HT采用賽靈思的堆疊硅片互聯(lián) (SSI)技術(shù),是提供業(yè)界帶寬最高的 FPGA,可提供多達(dá)16個(gè)28 Gbps收發(fā)器和72個(gè)13.1 Gbps收發(fā)器,也是唯一能滿足關(guān)鍵Nx100G和400G線路卡應(yīng)用功能要求的單芯片解決方案。結(jié)合賽靈思領(lǐng)先的100G變速
          • 關(guān)鍵字: 賽靈思  Virtex  FPGA  

          低功率RF收發(fā)器CC1000在無(wú)線耳機(jī)數(shù)據(jù)傳輸中的應(yīng)用

          • 隨著計(jì)算機(jī)與通信技術(shù)的飛速發(fā)展,計(jì)算機(jī)通信得到廣泛應(yīng)用,硬件技術(shù)可謂是日新月異,其總體趨勢(shì)向著高集成度、高穩(wěn)定性、高速和高性價(jià)比方向發(fā)展。而無(wú)線耳機(jī)通信系統(tǒng)或無(wú)線電話免提裝置則是目前應(yīng)用較為廣泛的通信
          • 關(guān)鍵字: 數(shù)據(jù)傳輸  應(yīng)用  無(wú)線耳機(jī)  CC1000  RF  收發(fā)器  功率  

          用ARM對(duì)FPGA進(jìn)行配置的原理與方法

          • 0引言基于SRAM工藝FPGA在每次上電后需要進(jìn)行配置,通常情況下FPGA的配置文件由片外專用的EPROM來(lái)加載。這種傳統(tǒng)配置方式是在FPGA的功能相對(duì)穩(wěn)定的情況下采用的。在系統(tǒng)設(shè)計(jì)要求配置速度高、容量大、以及遠(yuǎn)程升級(jí)時(shí),
          • 關(guān)鍵字: FPGA  ARM  原理  方法    

          基于FPGA的頻譜分析儀的設(shè)計(jì)與研制

          • 頻譜分析儀是微電子測(cè)量領(lǐng)域中最基礎(chǔ)、最重要的測(cè)量?jī)x器之一,是從事各種電子產(chǎn)品研發(fā)、生產(chǎn)、檢驗(yàn)的重要工具。高分辨率、寬頻帶數(shù)字頻譜分析的方法和實(shí)現(xiàn)一直是該領(lǐng)域的研究熱點(diǎn)[1]?,F(xiàn)代頻譜分析儀是基于現(xiàn)代數(shù)字信
          • 關(guān)鍵字: FPGA  頻譜分析  儀的設(shè)計(jì)    

          Altium全力支持全國(guó)職業(yè)院校技能大賽

          • 下一代電子設(shè)計(jì)軟件與服務(wù)開(kāi)發(fā)商 Altium公司近日宣布為2012年全國(guó)職業(yè)院校技能大賽高職組“電子產(chǎn)品設(shè)計(jì)及制作(基于FPGA)”廣東省選拔賽提供全程技術(shù)支持,并向所有參賽選手贊助Altium Designer 10使用授權(quán),助力廣大參賽者打破技術(shù)壁壘,釋放設(shè)計(jì)潛力。
          • 關(guān)鍵字: Altium  FPGA  電子設(shè)計(jì)  

          采用Xilinx 和FPGA的DDR2 SDRAM存儲(chǔ)器接口控制器的設(shè)計(jì)

          • 采用Xilinx 和FPGA的DDR2 SDRAM存儲(chǔ)器接口控制器的設(shè)計(jì),本白皮書(shū)討論各種存儲(chǔ)器接口控制器設(shè)計(jì)所面臨的挑戰(zhàn)和 Xilinx 的解決方案,同時(shí)也說(shuō)明如何使用 Xilinx軟件工具和經(jīng)過(guò)硬件驗(yàn)證的參考設(shè)計(jì)來(lái)為您自己的應(yīng)用(從低成本的 DDR SDRAM 應(yīng)用到像 667 Mb/sDDR2 SDRAM 這樣的更
          • 關(guān)鍵字: 接口  控制器  設(shè)計(jì)  存儲(chǔ)器  SDRAM  Xilinx  FPGA  DDR2  采用  

          RF測(cè)試技術(shù)新發(fā)展方向

          • 頻譜趨勢(shì)無(wú)線通信的市場(chǎng)需求持續(xù)加速,同時(shí)伴隨著向數(shù)據(jù)應(yīng)用的轉(zhuǎn)移,比如短信息、網(wǎng)絡(luò)瀏覽和GPS等應(yīng)用。這些應(yīng)用需要更高的數(shù)據(jù)傳輸率來(lái)實(shí)現(xiàn)更佳的用戶體驗(yàn),這需要在有限的頻譜上采用新的傳輸方式。一些相當(dāng)有效率的
          • 關(guān)鍵字: 發(fā)展方向  技術(shù)  測(cè)試  RF  

          基于FPGA的全新數(shù)字化PCM中頻解調(diào)器設(shè)計(jì)

          • 摘要:為了對(duì)中頻PCM信號(hào)進(jìn)行直接解調(diào),提出一種全新的數(shù)字化PCM中頻解調(diào)器的設(shè)計(jì)方法。在實(shí)現(xiàn)過(guò)程中,采用大規(guī)模的FPGA芯片對(duì)位幀同步器進(jìn)行了融合,便于設(shè)備的集成化和小型化。這種新型的中頻解調(diào)器比傳統(tǒng)的基帶解
          • 關(guān)鍵字: FPGA  PCM  數(shù)字化  中頻解調(diào)器    

          基于FPGA的智能超聲波功率源的設(shè)計(jì)

          • 基于FPGA的智能超聲波功率源的設(shè)計(jì),近年來(lái),超聲波在工業(yè)中的應(yīng)用不斷涌現(xiàn),比如超聲波探傷,超聲波清洗等等。伴隨著超聲研究的熱門(mén),如何有效的產(chǎn)生符合要求的超聲波功率源也變的迫切起來(lái),其性能特點(diǎn)直接影響著超聲的研究工作。上述研究需要超聲波具有高
          • 關(guān)鍵字: FPGA  超聲波功率源    

          基于單片機(jī)與FPGA可調(diào)延時(shí)模塊的設(shè)計(jì)

          • 系統(tǒng)結(jié)構(gòu)框圖如圖1。其硬件結(jié)構(gòu)比較簡(jiǎn)單,主要由單片機(jī)P89C51RD、RS-232/TTL接口電路MAX232和可編程邏輯器件FPGA三部分組成。單片機(jī)P89C51RD2是上位PC機(jī)和FPGA的連接紐帶,它通過(guò)并口發(fā)送數(shù)據(jù)給FPGA,另一邊通過(guò)RS-2
          • 關(guān)鍵字: FPGA  單片機(jī)  可調(diào)延時(shí)模塊    

          FPGA驅(qū)動(dòng)LED靜態(tài)顯示和動(dòng)態(tài)顯示的VHDL程序

          • 例1:FPGA驅(qū)動(dòng)LED靜態(tài)顯示  --文件名:decoder.vhd  --功能:譯碼輸出模塊,LED為共陽(yáng)接法  --最后修改日期:2004.3.24  library IEEE;  use IEEE.STD_LOGIC_1164.ALL;  use IEEE.STD_LOGIC_ARITH.ALL; 
          • 關(guān)鍵字: FPGA  VHDL  LED  驅(qū)動(dòng)    

          一種基于FPGA的UART 電路實(shí)現(xiàn)

          • 1 引 言  UART 即通用異步收發(fā)器,他廣泛使用串行數(shù)據(jù)傳輸協(xié)議。UART 功能包括微處理器接口、用于數(shù)據(jù)傳輸?shù)木彌_器(Buffer)、幀產(chǎn)生、奇偶校驗(yàn)、并串轉(zhuǎn)換,用于數(shù)據(jù)接收的緩沖器、幀產(chǎn)生、奇偶校驗(yàn)、串并轉(zhuǎn)換等。
          • 關(guān)鍵字: FPGA  UART  電路實(shí)現(xiàn)    
          共7012條 240/468 |‹ « 238 239 240 241 242 243 244 245 246 247 » ›|

          rf-fpga介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條rf-fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)rf-fpga的理解,并與今后在此搜索rf-fpga的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();