<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> rf-fpga

          Altera Stratix V FPGA提供RLDRAM 3存儲(chǔ)器支持

          •   Altera公司今天發(fā)布Stratix® V系列FPGA,適用于支持Micron技術(shù)公司的下一代低延時(shí)DRAM (RLDRAM® 3存儲(chǔ)器)。Stratix V FPGA采用新的存儲(chǔ)器體系結(jié)構(gòu),降低延時(shí),高效實(shí)現(xiàn)FPGA業(yè)界最好的系統(tǒng)性能。Stratix V FPGA為網(wǎng)絡(luò)設(shè)備生產(chǎn)商提供存儲(chǔ)器接口解決方案,支持在互聯(lián)網(wǎng)上迅速有效的傳送視頻、語(yǔ)音和數(shù)據(jù)。   Micron公司業(yè)務(wù)開(kāi)發(fā)高級(jí)經(jīng)理Bruce Franklin表示:“Micron的下一代RLDRAM 3存儲(chǔ)器專門(mén)設(shè)
          • 關(guān)鍵字: Altera  Stratix  FPGA  

          基于FPGA的IRIG-B(DC)碼產(chǎn)生電路設(shè)計(jì)

          • 摘要:提出了一種IRIG-B(DC)碼產(chǎn)生電路的設(shè)計(jì)方法。采用Altera公司低功耗Cyclone FPGA系列中的EPlC6T144、8段數(shù)碼管、晶體振蕩器和MAX3232E等器件構(gòu)成硬件電路、使用VHDL語(yǔ)言設(shè)計(jì)IRIG-B直流時(shí)間碼的軟件。為了設(shè)置和
          • 關(guān)鍵字: IRIG-B  FPGA  DC  產(chǎn)生電路    

          基于FPGA的PCI硬件加解密卡設(shè)計(jì)

          • 摘要:提出一種基于FPGA的PCI硬件加解密卡的設(shè)計(jì)方案,用硬件加解密取代了傳統(tǒng)的軟件加解密,將加解密模塊和PCI接口模塊集成在一個(gè)FPGA芯片內(nèi)實(shí)現(xiàn)。分析了PCI加解密卡的軟硬件的結(jié)構(gòu)和原理,詳細(xì)介紹了DESX加解密算法
          • 關(guān)鍵字: FPGA  PCI  硬件  加解密    

          基于CPLD/FPGA的CMI編碼設(shè)計(jì)與實(shí)現(xiàn)

          • 根據(jù)CMI碼的特性,介紹了一種新的編程思路實(shí)現(xiàn)CMI編碼,在Max+PlusⅡ開(kāi)發(fā)平臺(tái)上使用VHDL編程實(shí)現(xiàn)CMI編碼,并得到仿真波形。實(shí)驗(yàn)結(jié)果表明,這種編程思路簡(jiǎn)單、清晰。在產(chǎn)生7位偽隨機(jī)序列的前提下,分別對(duì)“O”,“1”進(jìn)行編碼。這種思路為其他碼型設(shè)計(jì)提供了參考。
          • 關(guān)鍵字: CPLD  FPGA  CMI  編碼    

          高速移動(dòng)下OFDM均衡器的FPGA實(shí)現(xiàn)

          • 在高速移動(dòng)下,OFDM系統(tǒng)載波間正交性被破壞,出現(xiàn)載波間干擾(ICI),嚴(yán)重影響系統(tǒng)性能,必須采用適當(dāng)?shù)木饧夹g(shù)以補(bǔ)償ICI。為了保證通信的有效性和實(shí)時(shí)性要求,使用FPGA實(shí)現(xiàn)了一種低復(fù)雜度的最小均方誤差(MMSE)OFDM均衡器算法。在ISE軟件平臺(tái)上使用Verilog語(yǔ)言編寫(xiě)程序,并在Xilinx公司Virtex-2實(shí)驗(yàn)板(XC2V930芯片)上對(duì)設(shè)計(jì)進(jìn)行了驗(yàn)證。
          • 關(guān)鍵字: OFDM  FPGA  移動(dòng)  均衡器    

          基于FPGA芯片控制全彩LED大屏幕圖像顯示系統(tǒng)系統(tǒng)設(shè)計(jì)

          • 隨著數(shù)字技術(shù)的飛速發(fā)展,各種數(shù)字顯示屏也隨即涌現(xiàn)出來(lái)有l(wèi)ed、LCD、DLP等,各種數(shù)字大屏幕的控制系統(tǒng)多種多樣,有用ARM+FPGA脫機(jī)控制系統(tǒng),也有用PC+DVI接口解碼芯片+FPGA芯片聯(lián)機(jī)控制系統(tǒng),在這里我們講述一種不僅
          • 關(guān)鍵字: 圖像  顯示系統(tǒng)  系統(tǒng)  設(shè)計(jì)  大屏幕  LED  FPGA  芯片  控制  

          基于FPGA的可調(diào)信號(hào)發(fā)生器

          • 摘要:基于FPGA的應(yīng)用技術(shù),采用Altera公司DE2-70開(kāi)發(fā)板的CycloneⅡ系列EP2C70作為核心器件,設(shè)計(jì)了一種基于FPGA的新型可調(diào)信號(hào)發(fā)生器。通過(guò)QuartusⅡ軟件及Vetilog HDL編程語(yǔ)言設(shè)計(jì)LPM_ROM模塊定制數(shù)據(jù)ROM,并通過(guò)地
          • 關(guān)鍵字: FPGA  信號(hào)發(fā)生器    

          基于NiosⅡ的SD卡驅(qū)動(dòng)程序開(kāi)發(fā)

          • 基于NiosⅡ的SD卡驅(qū)動(dòng)程序開(kāi)發(fā),摘要:提出一種在FPGA NiosⅡ軟核處理器下SD卡驅(qū)動(dòng)設(shè)計(jì)的方法。采用Altera公司的FPGA可編程邏輯器件,構(gòu)建了NiosⅡ軟核處理器平臺(tái),并在此之上實(shí)現(xiàn)了SD卡的驅(qū)動(dòng)設(shè)計(jì)。實(shí)驗(yàn)結(jié)果表明:設(shè)計(jì)提高了FPGA系統(tǒng)的設(shè)計(jì)靈活度,
          • 關(guān)鍵字: 程序開(kāi)發(fā)  驅(qū)動(dòng)  SD  Nios  基于  FPGA  ARM  

          水下激光成像距離選通同步控制電路設(shè)計(jì)

          • 摘要:在水下激光成像系統(tǒng)中,由于復(fù)雜的水下環(huán)境對(duì)激光傳輸?shù)挠绊戄^大,為了更加有效地實(shí)現(xiàn)距離選通功能,該同步控制電路的設(shè)計(jì)選用高性能的Altera Stratix III系列的FPGA。電路分為距離延遲和門(mén)延遲2個(gè)模塊,創(chuàng)新地
          • 關(guān)鍵字: 控制  電路設(shè)計(jì)  同步  距離  激光  成像  FPGA  

          使用用CPLD和Flash實(shí)現(xiàn)FPGA的配置

          • 電子設(shè)計(jì)自動(dòng)化EDA(ElectronicDesignAutomation)是指以計(jì)算機(jī)為工作平臺(tái),以EDA軟件為開(kāi)發(fā)環(huán)境,以硬件描...
          • 關(guān)鍵字: CPLD  FPGA  Flash  RAM  EDA  VHDL  

          基于PM3388和FPGA的網(wǎng)絡(luò)接口的研究設(shè)計(jì)

          • 本文根據(jù)十接口千兆以太網(wǎng)線路接口卡設(shè)計(jì)的功能需求和性能需求,按照數(shù)據(jù)處理流程劃分功能模塊,以PM3388作...
          • 關(guān)鍵字: FPGA  PM3388  網(wǎng)絡(luò)接口  IPv6  

          軟件無(wú)線電設(shè)計(jì)中ASIC、FPGA和DSP的選擇策略

          賽靈思發(fā)布ISE12.2強(qiáng)化部分可重配置FPGA技術(shù)

          •   全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )今天宣布推出其第四代部分可重配置設(shè)計(jì)流程,以及智能時(shí)鐘門(mén)控技術(shù)的多項(xiàng)全新強(qiáng)化方案,可針對(duì)Virtex™®-6 FPGA設(shè)計(jì)中BRAM(block-RAM)降低24%的動(dòng)態(tài)功耗。設(shè)計(jì)人員即日起即可下載ISE12.2設(shè)計(jì)套件,利用其簡(jiǎn)便易用、直觀的部分可重配置設(shè)計(jì)流程,進(jìn)一步降低功耗和整體系統(tǒng)成本。同時(shí),最新推出的ISE版本還可提供一項(xiàng)低成本仿真方案, 支持嵌入式設(shè)計(jì)流程。   賽靈思 ISE
          • 關(guān)鍵字: Xilinx  FPGA  ISE12.2  

          并行NOR Flash在SOPC開(kāi)發(fā)中的應(yīng)用設(shè)計(jì)

          • 引言隨著FPGA技術(shù)的發(fā)展,出現(xiàn)了一種新概念的嵌入式系統(tǒng),即SOPC(SystemOnProgrammableChip)。SOPC技...
          • 關(guān)鍵字: FPGA  SOPC  NOR  Flash  嵌入式  

          賽靈思發(fā)布提高了抗輻射性和性能的航天用FPGA

          •   美國(guó)賽靈思(Xilinx)發(fā)布了抗輻射性和性能均高于其原產(chǎn)品的航天領(lǐng)域用FPGA“Virtex-5QV FPGA”。將耐輻射總劑量(TID)提高到了該公司原產(chǎn)品的2倍以上之外,其規(guī)模也達(dá)到了13萬(wàn)個(gè)邏輯單元,作為航天領(lǐng)域用FPGA中屬業(yè)界最高水準(zhǔn)。此外,還集成了最高速度為3.125Gbit/秒的高速收發(fā)器,并強(qiáng)化了DSP功能。主要面向人造衛(wèi)星和宇宙飛船上的遙感處理、圖像處理以及導(dǎo)航儀等用途。目前正在樣品供貨,將從2011年1~3月開(kāi)始65nm工藝的量產(chǎn)。賽靈思表示:&ldquo
          • 關(guān)鍵字: Xilinx  Virtex  FPGA  
          共7012條 336/468 |‹ « 334 335 336 337 338 339 340 341 342 343 » ›|

          rf-fpga介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條rf-fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)rf-fpga的理解,并與今后在此搜索rf-fpga的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();