<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> rf-fpga

          針對GPON突發(fā)模式接收器的低功耗FPGA方案

          • 帶服務能夠支持三重應用(即支持語音、視頻和數(shù)據(jù))至第一英里的客戶,例如持續(xù)發(fā)展的小商業(yè)和住宅。FTTx中的...
          • 關鍵字: FPGA  GPON  低功耗  

          用FPGA構建PCI Express端點器件最佳平臺

          • PCIExpress是一種使用時鐘數(shù)據(jù)恢復(CDR)技術的高速串行I/O互連機制。PCIExpress第一代規(guī)范規(guī)定的線速...
          • 關鍵字: FPGA  PCIExpress  CDR  時鐘數(shù)據(jù)恢復  

          DDR3存儲器接口控制器IP加速數(shù)據(jù)處理應用

          • DDR3存儲器系統(tǒng)可以大大提升各種數(shù)據(jù)處理應用的性能。然而,和過去幾代(DDR和DDR2)器件相比,DDR3存儲器器件...
          • 關鍵字: FPGA  IP核  DDR3  數(shù)據(jù)處理  

          圖像自適應分段線性拉伸算法的FPGA設計

          • 為改善紅外圖像的視覺效果和后續(xù)處理質量,需要對圖像進行增強處理。在此介紹并實現(xiàn)了一種空間域圖像增強算法,自適應分段線性拉伸算法。首先簡要分析算法原理,對該算法基于Xilinx公司XC4VLXl5系列FPGA的實現(xiàn)方法進行了研究,以兼顧系統(tǒng)實時性和集成度為目的,提出灰度直方圖統(tǒng)計和拉伸運算等關鍵模塊的解決方案。通過試驗結果分析,對壓縮因子的選取提出建議。該設計的輸出延遲僅為62.-5ns,且具有實現(xiàn)簡單、集成度高、功耗低等優(yōu)點,適合在精確制導武器和導航系統(tǒng)中應用。
          • 關鍵字: FPGA  圖像自適應  分段線性  算法    

          增量型光電編碼器抗抖動二倍頻電路的設計

          • 在某些工業(yè)自動控制領域、某些裝備應用上,經常會遇到各種需要測量長度的場合,目前通常采用的是光電編碼器...
          • 關鍵字: FPGA  光電編碼器  二倍頻電路  傳感器  

          基于DSP的風電場電能質量監(jiān)測裝置研究設計

          • 隨著全世界新能源風力發(fā)電的大力發(fā)展,電能質量的監(jiān)測成為風電場的研究熱點。風電場電能質量問題可以分為...
          • 關鍵字: FPGA  DSP  電能質量  監(jiān)測裝置  風電場  

          基于DSP和FPGA的實時圖像壓縮系統(tǒng)設計

          • 提出了一種基于高頻幀攝像頭的高頻幀實時圖像壓縮技術,以此技術為基礎,使用TMS320CDM642和EP2C35 FPGA相結合,設計了一種高頻幀實時圖像處理器硬件系統(tǒng)。該系統(tǒng)采用2片SRAM乒乓結構,以及基于TI公司DSP/BIOS和支持XDAIS的JPEG2000壓縮算法,實現(xiàn)了100幀/s的壓縮速度,系統(tǒng)同時解決了圖像壓縮中容量和速度的問題,實驗了采集和壓縮過程的同步進行,大大提高了圖像壓縮速度。
          • 關鍵字: FPGA  DSP  實時圖像  壓縮系統(tǒng)    

          基于FPGA的移位寄存器流水線結構FFT處理器

          • 0引言快速傅里葉變換(FFT)在雷達、通信和電子對抗等領域有廣泛應用。近年來現(xiàn)場可編程門陣列(FPG...
          • 關鍵字: FPGA  FFT  移位寄存器  

          基于CPLD器件的單穩(wěn)態(tài)脈沖展寬電路的設計

          • 在數(shù)字電路設計中,當需要將一輸入的窄脈沖信號展寬成具有一定寬度和精度的寬脈沖信號時,往往很快就想到利...
          • 關鍵字: FPGA  CPLD  寬脈沖信號  ISP  

          利用Virtex-5LXT應對串行背板接口設計挑戰(zhàn)

          • 采用串行技術進行高端系統(tǒng)設計已占很大比例。在《EETimes》雜志最近開展的一次問卷調查中,有92%的受訪者...
          • 關鍵字: FPGA  Virtex-5LXT  嵌入式  串行背板接口  

          基于VHDL語言的99小時定時器設計及實現(xiàn)

          • 0引言傳統(tǒng)的定時器硬件連接比較復雜,可靠性差,而且計時時間短,難以滿足需要。本設計采用可編程芯片...
          • 關鍵字: FPGA  VHDL  定時器  EP1C6Q240C8  

          可編程ASIC器件主從式下載開發(fā)系統(tǒng)的設計

          • 1引言當前在EDA領域,只要具備臺式或筆記本電腦并裝有工具軟件,就可以方便地對可編程ASIC(CPLD/FPGA)...
          • 關鍵字: FPGA  ASIC  嵌入式  EDA  ISP  

          基于FPGA實現(xiàn)VLIW微處理器的設計與實現(xiàn)

          • 超長指令字VLIW(VeryLongInstructionWord)微處理器架構采用了先進的清晰并行指令設計[1]。VLIW微處...
          • 關鍵字: FPGA  VLIW  微處理器  

          多功能數(shù)據(jù)采集處理系統(tǒng)實現(xiàn)

          • 介紹了一種基于FPGA和DSP的多功能高速數(shù)據(jù)采集處理系統(tǒng)的設計,該系統(tǒng)的數(shù)據(jù)采集速度最高可達到105 Msps ,運算能力強,通過更改軟件可適用于大部分的高速數(shù)據(jù)處理場合,具有較強的通用性。
          • 關鍵字: 數(shù)據(jù)采集  FPGA  DSP  201007  

          基于FPGA的移位寄存器流水線結構FFT處理器設計與實

          • 設計實現(xiàn)了基于FPGA的256點定點FFT處理器。處理器以基-2算法為基礎,通過采用高效的兩路輸入移位寄存器流水線結構,有效提高了碟形運算單元的運算效率,減少了寄存器資源的使用,提高了最大工作頻率,增大了數(shù)據(jù)吞吐量,并且使得處理器具有良好的可擴展性。詳細描述了具體設計的算法結構和各個模塊的實現(xiàn)。設計采用Verilog HDL作為硬件描述語言,采用QuartusⅡ設計仿真工具進行設計、綜合和仿真,仿真結果表明,處理器工作頻率為72 MHz,是一種高效的FFT處理器IP核。
          • 關鍵字: FPGA  FFT  移位寄存器  流水線結構    
          共7012條 337/468 |‹ « 335 336 337 338 339 340 341 342 343 344 » ›|

          rf-fpga介紹

          您好,目前還沒有人創(chuàng)建詞條rf-fpga!
          歡迎您創(chuàng)建該詞條,闡述對rf-fpga的理解,并與今后在此搜索rf-fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();