<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> xilinx fpga

          Verilog設(shè)計(jì)中的一些避免犯錯(cuò)的小技巧

          • Verilog設(shè)計(jì)中的一些避免犯錯(cuò)的小技巧-這是一個(gè)在設(shè)計(jì)中常犯的錯(cuò)誤列表,這些錯(cuò)誤常使得你的設(shè)計(jì)不可靠或速度較慢,為了提高你的設(shè)計(jì)性能和提高速度的可靠性你必須確定你的設(shè)計(jì)通過(guò)所有的這些檢查。
          • 關(guān)鍵字: FPGA  Verilog  

          基于verilog的FPGA編程經(jīng)驗(yàn)總結(jié)

          • 基于verilog的FPGA編程經(jīng)驗(yàn)總結(jié)-用了半個(gè)多月的ISE,幾乎全是自學(xué)起來(lái)的,碰到了很多很多讓人DT好久的小問(wèn)題,百度也百不到,后來(lái)還是都解決了,為了盡量方便以后的剛學(xué)ISE的童鞋不再因?yàn)橐恍┬?wèn)題而糾結(jié),把這幾天的經(jīng)驗(yàn)總結(jié)了一下。好了,廢話不多說(shuō),上料!
          • 關(guān)鍵字: verilog  FPGA  

          多核處理器會(huì)取代FPGA嗎?

          • 多核處理器會(huì)取代FPGA嗎?-有人認(rèn)為諸如圖形處理器(GPU)和Tilera處理器等多核處理器在某些應(yīng)用中正逐步替代現(xiàn)場(chǎng)可編程門(mén)陳列(FPGA)。理由是這些多核處理器的處理性能要高很多,例如,由于GPU起初主要負(fù)責(zé)圖形繪制,因此,其尤其善于處理單精度(SP)及(某種情況下)雙精度(DP)浮點(diǎn)(FP)運(yùn)算。
          • 關(guān)鍵字: FPGA  GPU  Tilera  

          7 50T 入門(mén)級(jí)FPGA評(píng)估套件上手評(píng)測(cè)

          • 7 50T 入門(mén)級(jí)FPGA評(píng)估套件上手評(píng)測(cè)-FPGA即現(xiàn)場(chǎng)可編程門(mén)陣列,屬于可編程邏輯器件的一種。隨著工藝的進(jìn)步和EDA設(shè)計(jì)工具的不斷發(fā)展,F(xiàn)PGA的門(mén)檻(學(xué)習(xí)成本和價(jià)格成本)也越來(lái)越低,目前已經(jīng)成為實(shí)現(xiàn)數(shù)字系統(tǒng)的主流平臺(tái)之一。
          • 關(guān)鍵字: FPGA  可編程邏輯  Xilinx  

          FPGA的快速入門(mén)經(jīng)驗(yàn)談(part1)

          • FPGA的快速入門(mén)經(jīng)驗(yàn)談(part1)-有很多年輕人,被割裂了歷史,被荒廢了未來(lái),迷茫, 迷茫到幾乎絕望,不過(guò),他們還年輕,青春尚存,還有創(chuàng)造力,還有奮斗的資本,其中不乏不甘心被拋棄,被覆蓋之人。
          • 關(guān)鍵字: FPGA  單片機(jī)  

          FPGA開(kāi)發(fā)技巧之同步復(fù)位與異步復(fù)位的理解

          • FPGA開(kāi)發(fā)技巧之同步復(fù)位與異步復(fù)位的理解-前兩天和師兄討論了一下design rule其中提到了同步異步復(fù)位的比較這個(gè)常見(jiàn)問(wèn)題,據(jù)說(shuō)也是IC公司經(jīng)常問(wèn)到的一面試題。
          • 關(guān)鍵字: FPGA  同步復(fù)位  異步復(fù)位  

          詳細(xì)圖解在NetFPGA上創(chuàng)建一個(gè)OpenFlow Switch的網(wǎng)絡(luò)

          • 詳細(xì)圖解在NetFPGA上創(chuàng)建一個(gè)OpenFlow Switch的網(wǎng)絡(luò)-Author: KiKiCompany:Digilent ChinaEmail : Date: 2012.02.14 目的 如 圖所示,我們會(huì)創(chuàng)建一個(gè)基于OpenFlow Switch的網(wǎng)絡(luò)。
          • 關(guān)鍵字: FPGA  NetFPGA  

          用FPGA實(shí)現(xiàn)MAC核所要完成的功能

          • 用FPGA實(shí)現(xiàn)MAC核所要完成的功能-MAC發(fā)送模塊可將上層協(xié)議提供的數(shù)據(jù)封裝之后通過(guò)MII接口發(fā)送給PHY。
          • 關(guān)鍵字: FPGA  MAC  MII  

          FPGA verilog實(shí)現(xiàn)的1602時(shí)鐘計(jì)數(shù)器

          • FPGA verilog實(shí)現(xiàn)的1602時(shí)鐘計(jì)數(shù)器-網(wǎng)上很少用人公開(kāi)這一類(lèi)代碼,一搜FPGA 1602,都是寫(xiě)一個(gè)靜態(tài)的顯示,在實(shí)際應(yīng)用中,是沒(méi)有用的,因此這個(gè)簡(jiǎn)單的例子,給大家拋磚引玉了!
          • 關(guān)鍵字: FPGA  1602時(shí)鐘計(jì)數(shù)器  

          如何使用PlanAhead/Adept加速管腳排布

          • 如何使用PlanAhead/Adept加速管腳排布-在排布FPGA管腳生成ucf文件的過(guò)程中,當(dāng)FPGA管腳較多的時(shí)候,手工排布管腳不僅效率低,而且很容易出錯(cuò)。借助PlanAhead和Adept等工具,可以很方便快速的實(shí)現(xiàn)管腳排布。
          • 關(guān)鍵字: PlanAhead  Adept  FPGA  

          組合邏輯設(shè)計(jì)中的毛刺現(xiàn)象

          • 組合邏輯設(shè)計(jì)中的毛刺現(xiàn)象-和所有的數(shù)字電路一樣,毛刺也是FPGA電路中的棘手問(wèn)題,它的出現(xiàn)會(huì)影響電路工作的穩(wěn)定性,可靠性,嚴(yán)重時(shí)會(huì)導(dǎo)致整個(gè)數(shù)字系統(tǒng)的誤動(dòng)作和邏輯紊亂。
          • 關(guān)鍵字: 毛刺  FPGA  電路  

          FPGA管腳分配時(shí)需注意的一些事項(xiàng)

          • FPGA管腳分配時(shí)需注意的一些事項(xiàng)-設(shè)計(jì)過(guò)FPGA的原理圖,看FPGA的手冊(cè),說(shuō)管腳的分配問(wèn)題,如時(shí)鐘管腳要用GC類(lèi)管腳,而且單端時(shí)鐘輸入時(shí)要用P類(lèi)型的管腳,不能用N類(lèi)型管腳等等。
          • 關(guān)鍵字: FPGA  

          學(xué)習(xí)FPGA需要注意的幾個(gè)重要問(wèn)題

          • 學(xué)習(xí)FPGA需要注意的幾個(gè)重要問(wèn)題-如何學(xué)好FPGA呢,很多人很困惑,多數(shù)停留在基礎(chǔ)位置徘徊,我就這方面問(wèn)題給大家談幾點(diǎn)自己的看法。
          • 關(guān)鍵字: FPGA  數(shù)字電路  HDL語(yǔ)言  

          使用Signal Tap II采集到的數(shù)據(jù)進(jìn)行Matlab仿真

          • 使用Signal Tap II采集到的數(shù)據(jù)進(jìn)行Matlab仿真-在使用FPGA進(jìn)行無(wú)線通信或者進(jìn)行信號(hào)處理時(shí),一般按照這樣的步驟進(jìn)行
          • 關(guān)鍵字: FPGA  Matlab仿真  SignalTapII  

          FPGA專(zhuān)家教您如何在FPGA設(shè)計(jì)中使用HLS

          • FPGA專(zhuān)家教您如何在FPGA設(shè)計(jì)中使用HLS-Luke Miller并非一開(kāi)始就是HLS(高層次綜合)的倡導(dǎo)者。在使用早期的工具版本的時(shí)候,他似乎有過(guò)一些糟糕的經(jīng)歷。
          • 關(guān)鍵字: FPGA  HLS  
          共6772條 54/452 |‹ « 52 53 54 55 56 57 58 59 60 61 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計(jì)要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿足各類(lèi)高端應(yīng)用,如Virtex系列,用戶(hù)可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();