<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> xilinx fpga

          嵌入式視覺系統(tǒng)的構(gòu)建模塊

          • 嵌入式視覺系統(tǒng)的構(gòu)建模塊-在本文中我們將會介紹嵌入式視覺系統(tǒng)的高級元素;如何簡便快捷地使用軟件 API 和 IP 庫構(gòu)建嵌入式視覺系統(tǒng),如何把算法開發(fā)的增值部分添加到圖像處理鏈中。
          • 關(guān)鍵字: FPGA  嵌入式  

          片內(nèi)時鐘的組合思路和設(shè)計技巧

          • 片內(nèi)時鐘的組合思路和設(shè)計技巧-我們都知道,當(dāng)奇數(shù)個反相器串聯(lián)在一起,并且把最后一級的輸出反饋給第一級的輸入時,在邏輯上會產(chǎn)生震蕩,這樣的電路結(jié)構(gòu)通常被稱為Ring OSC。
          • 關(guān)鍵字: FPGA  RingOSC  片內(nèi)時鐘  

          詳細(xì)解讀Zynq的三種啟動方式(JTAG,SD,QSPI)

          • 詳細(xì)解讀Zynq的三種啟動方式(JTAG,SD,QSPI)-本文介紹zynq上三種方式啟動文件的生成和注意事項,包括只用片上RAM(OCM)和使用DDR3兩種情況。 JTAG方式 JTAG方式是調(diào)試中最常用的方式,在SDK中 在“Project Explorer”窗口工程上右鍵->Debug As->Debug Configurations可以看到以下窗口 首次打開左邊窗口中Xilinx C/C++ application(GDB)下沒有子項,這時雙擊Xilinx C/C++ application(GD
          • 關(guān)鍵字: Xilinx  RAM  

          DTU產(chǎn)品在橋隧監(jiān)測系統(tǒng)中的應(yīng)用

          • DTU產(chǎn)品在橋隧監(jiān)測系統(tǒng)中的應(yīng)用-橋梁的應(yīng)變監(jiān)測系統(tǒng)中主要的部分就是橋梁應(yīng)力信號的采集控制,通過對橋梁結(jié)構(gòu)的應(yīng)力監(jiān)測系統(tǒng)特點(diǎn)進(jìn)行詳細(xì)分析基礎(chǔ)上,,將FPGA嵌入式技術(shù)和無線網(wǎng)絡(luò)技術(shù)相結(jié)合,橋梁應(yīng)力采集模塊實現(xiàn)橋梁應(yīng)力數(shù)據(jù)采集以及A/D轉(zhuǎn)換,應(yīng)力數(shù)據(jù)經(jīng)串口到GPRS DTU,然后轉(zhuǎn)換為TCP/IP數(shù)據(jù)包,使用GPRSDTU通過GPRS 網(wǎng)絡(luò)傳送至Internet再發(fā)送數(shù)據(jù)到遠(yuǎn)端的Web服務(wù)器,從而實現(xiàn)橋梁應(yīng)力數(shù)據(jù)的實時遠(yuǎn)程檢測監(jiān)控。
          • 關(guān)鍵字: DTU產(chǎn)品  監(jiān)測系統(tǒng)  FPGA  嵌入式技術(shù)  

          基于FPGA的虛擬現(xiàn)實定位系統(tǒng)

          • 基于FPGA的虛擬現(xiàn)實定位系統(tǒng)-虛擬現(xiàn)實技術(shù)是目前計算機(jī)信息科學(xué)中的前沿學(xué)科,文中設(shè)計了一種以FPGA 為核心的數(shù)據(jù)采集處理系統(tǒng).利用HMC5883L和ADXL345對虛擬場景中物體的方位和朝向進(jìn)行確定并通過以太網(wǎng)給虛擬場景主機(jī)發(fā)送數(shù)據(jù).整個系統(tǒng)以 FPGA作為主控制器,配以傳感器數(shù)據(jù)采集,內(nèi)部FIFO存儲,以太網(wǎng)高速傳輸,從而把定位系統(tǒng)參數(shù)實時傳送到上位機(jī)中,具有傳輸速度快.實時性等優(yōu)點(diǎn),實現(xiàn)了虛擬現(xiàn)實高精度定位的功能.
          • 關(guān)鍵字: FPGA  虛擬現(xiàn)實  

          電路設(shè)計常見的八個誤區(qū)

          • 電路設(shè)計常見的八個誤區(qū)-電路設(shè)計常見的八個誤區(qū):現(xiàn)象一:這板子的PCB設(shè)計要求不高,就用細(xì)一點(diǎn)的線,自動布吧;現(xiàn)象二:這些總線信號都用電阻拉一下,感覺放心些;現(xiàn)象三:CPU和FPGA的這些不用的I/O口怎么處理呢?先讓它空著吧,以后再說。
          • 關(guān)鍵字: 電路設(shè)計  PCB  fpga  

          為基于FPGA的嵌入式系統(tǒng)進(jìn)行安全升級

          • 為基于FPGA的嵌入式系統(tǒng)進(jìn)行安全升級-“系統(tǒng)正在更新,請勿關(guān)閉電源。”我們都看到過這個警告,它通常在電子器件要在閃存安裝代碼更新時出現(xiàn)。如果更新被中斷,閃存將無法正確更新,代碼將會損壞,而器件無法運(yùn)行,即“磚頭化” (bricked)。這種大家熟悉的警告存在的原因,是因為使用閃存的大多數(shù)半導(dǎo)體器件在編程或擦除操作期間需要一直供電。顯然,防止器件“磚頭化”是非常重要的。但是,只發(fā)出警告就夠了嗎?有些嵌入式器件甚至都沒有用戶顯示器,因此無法產(chǎn)生警告。在設(shè)計中如何才能確??煽壳野踩倪h(yuǎn)程系統(tǒng)更新呢?
          • 關(guān)鍵字: fpga  嵌入式系統(tǒng)  

          fpga最小系統(tǒng)設(shè)計和原理圖解析

          • fpga最小系統(tǒng)設(shè)計和原理圖解析- FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
          • 關(guān)鍵字: fpga  

          fpga設(shè)計與應(yīng)用:智能小車設(shè)計方案

          • fpga設(shè)計與應(yīng)用:智能小車設(shè)計方案-整個系統(tǒng)由發(fā)送端(智能小車部分)和接收端(控制臺:控制和顯示部分)組成
          • 關(guān)鍵字: fpga  

          FPGA應(yīng)用和設(shè)計要點(diǎn)詳細(xì)解析

          • FPGA應(yīng)用和設(shè)計要點(diǎn)詳細(xì)解析-FPGA的用處比我們平時想象的用處更廣泛,原因在于其中集成的模塊種類更多,而不僅僅是原來的簡單邏輯單元(LE)。早期的FPGA相對比較簡單,所有的功能單元僅僅由管腳、內(nèi)部buffer、LE、RAM構(gòu)建而成,LE由LUT(查找表)和D觸發(fā)器構(gòu)成,RAM也往往容量非常小
          • 關(guān)鍵字: fpga  

          fpga是什么?fpga經(jīng)典設(shè)計與應(yīng)用:基于FPGA的高速AD轉(zhuǎn)換系統(tǒng)

          • fpga是什么?fpga經(jīng)典設(shè)計與應(yīng)用:基于FPGA的高速AD轉(zhuǎn)換系統(tǒng)-在雷達(dá)設(shè)計中,需要對接收到的信號首先進(jìn)行模數(shù)轉(zhuǎn)換,其轉(zhuǎn)換速度和準(zhǔn)確性直接決定了之后FFT等運(yùn)算的準(zhǔn)確性,最終影響雷達(dá)測量精度。介紹了一種基于FPGA,利用芯片ADS7890實現(xiàn)一種快速14位串行AD轉(zhuǎn)換,對系統(tǒng)的軟件和硬件做了說明。硬件部分主要為ADS7890的基本外圍電路以及芯片EP2C35F672C與其的控制連接,軟件部分利用Quartus II 8.0編程。
          • 關(guān)鍵字: fpga  

          什么是FPGA,ASIC,如何設(shè)計一個適用于它們的供電系統(tǒng)

          • 什么是FPGA,ASIC,如何設(shè)計一個適用于它們的供電系統(tǒng)-目前,在集成電路界ASIC被認(rèn)為是一種為專門目的而設(shè)計的集成電路。是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計、制造的集成電路。ASIC的特點(diǎn)是面向特定用戶的需求,ASIC在批量生產(chǎn)時與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強(qiáng)、成本降低等優(yōu)點(diǎn)
          • 關(guān)鍵字: fpga  asic  電源  

          PCB電路板設(shè)計必看常識!單層FPC/雙面FPC/多層FPC有何區(qū)別,自學(xué)材料

          • PCB電路板設(shè)計必看常識!單層FPC/雙面FPC/多層FPC有何區(qū)別,自學(xué)材料-雖然電路板廠的工程師不參與設(shè)計電路板,而是由客戶出原始設(shè)計資料再制成公司內(nèi)部的PCB電路板制作資料,但通過多年的實踐經(jīng)驗,工程師們對PCB電路板的設(shè)計早已有所積累,總結(jié)如下僅供參考:
          • 關(guān)鍵字: fpga  fpc  pda  

          FPGA技術(shù)協(xié)助嵌入式系統(tǒng)競逐于機(jī)器學(xué)習(xí)之路

          • FPGA技術(shù)協(xié)助嵌入式系統(tǒng)競逐于機(jī)器學(xué)習(xí)之路-機(jī)器學(xué)習(xí)技術(shù)是人工智能的一個重要科學(xué)發(fā)展,透過在經(jīng)驗學(xué)習(xí)中改善具體算法的效能,而且用來訓(xùn)練的數(shù)據(jù)越多,所學(xué)習(xí)出來的結(jié)果越好,為了處理分析大量圖像或是語音等辨識的機(jī)器學(xué)習(xí)算法數(shù)據(jù),需要采用GPU芯片所打造的高速平行運(yùn)算處理的類神經(jīng)網(wǎng)絡(luò)超級計算機(jī),利用諸如Tensorflow、Caffe等深度學(xué)習(xí)框架(Framework)等工具,來發(fā)展有效的算法。
          • 關(guān)鍵字: FPGA  嵌入式  人工智能  
          共6755條 54/451 |‹ « 52 53 54 55 56 57 58 59 60 61 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類,一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿足各類高端應(yīng)用,如Virtex系列,用戶可以根據(jù)自己實際應(yīng)用要求進(jìn)行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細(xì) ]

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();