<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> xilinx fpga

          10Gbps線速轉(zhuǎn)發(fā)引擎的并行流水線設(shè)計與實現(xiàn)

          • 設(shè)計了一種基于FPGA平臺的并行處理流水線結(jié)構(gòu),配合高速查表,可支持10Gbps接口的報文轉(zhuǎn)發(fā)。該設(shè)計已應(yīng)用在國家863計劃重大課題“可擴(kuò)展到T比特的高性能IPv4/v6路由器基礎(chǔ)平臺及實驗系統(tǒng)”中,并通過測試。
          • 關(guān)鍵字: 并行流水線  高速查表  FPGA  

          基于FPGA的雙路可移相任意波形發(fā)生器

          • 本文論述了利用用FPGA來開發(fā)DDS函數(shù)發(fā)生器的總體設(shè)計思路,詳細(xì)討論了任意波形產(chǎn)生、頻率精確調(diào)整、雙路移相輸出、PWM調(diào)制波產(chǎn)生、D/A轉(zhuǎn)換與濾波電路、鍵盤與顯示等諸方面軟硬件實現(xiàn)方法。 整個設(shè)計
          • 關(guān)鍵字: DDS  任意波形發(fā)生器  FPGA  

          基于FPGA的全數(shù)字交流伺服系統(tǒng)信號處理

          • 在交流伺服驅(qū)動系統(tǒng)概念的基礎(chǔ)上,提出了基于ACTEL現(xiàn)場可編程邏輯器件APA300的光電編碼器與光柵尺信號處理電路設(shè)計原理,該電路由4倍頻細(xì)分、辨向電路、計數(shù)電路組成,信號處理模塊通過VHDL語言實現(xiàn)。
          • 關(guān)鍵字: 交流伺服系統(tǒng)  VHDL  FPGA  光柵尺信號處理  

          主飛行儀表圖形加速顯示系統(tǒng)的FPGA設(shè)計

          • 針對主飛行顯示儀對圖形處理和顯示的苛刻要求,采用基于儀器總線和擴(kuò)展總線的高速陣列信號處理板的設(shè)計模式,提出了一種基于硬件加速的PFD圖形顯示設(shè)計方法。該方法實現(xiàn)了圖形分層雙緩存交替切換、圖形填充、圖形合成和多通道DMA像素引擎,提高了PFD圖形生成和顯示的實時性和可靠性。實踐證明,該設(shè)計顯著解決了PFD圖形顯示系統(tǒng)中的速度瓶頸。
          • 關(guān)鍵字: 圖形處理  圖形合成  FPGA  

          一種并行存儲器系統(tǒng)的FPGA實現(xiàn)

          • 圍繞小衛(wèi)星體積小、重量輕和價格低廉的特點,一個多CPU共享內(nèi)存的系統(tǒng)(CPU仍然采用有相應(yīng)宇航級器件的8086)將是比較合適的選擇。同時為了提高共享內(nèi)存的數(shù)據(jù)通信帶寬,使其不成為整個系統(tǒng)的瓶頸,本文提出了一個用ASIC設(shè)計一個共享總線開關(guān)網(wǎng)絡(luò)(簡稱SBSN,下同),組合成Omega網(wǎng)絡(luò)的方案,以消除對某一組內(nèi)存的總線競爭,實現(xiàn)多CPU對共享分組存儲系統(tǒng)的低位交叉并行訪問。
          • 關(guān)鍵字: 并行存儲器  多CPU共享內(nèi)存  FPGA  

          一個進(jìn)位保留加法陣列的HDL代碼生成器

          • 多加數(shù)的加法器是FPGA的一個比較常見的應(yīng)用。仿真對比了其三種實現(xiàn)方案的性能和所消耗資源,得出進(jìn)位保留加法陣列是首選方案。針對進(jìn)位保留加法陣列實現(xiàn)的復(fù)雜性給出了一個加法陣列的HDL代碼生成器,極大地簡化了加法陣列的設(shè)計工作。
          • 關(guān)鍵字: HDL代碼生成器  加法器  FPGA  

          基于FPGA的IDE硬盤數(shù)據(jù)AES加解密研究與實現(xiàn)

          • 提出了基于FPGA對IDE硬盤數(shù)據(jù)進(jìn)行AES加解密的方法。對算法進(jìn)行了改進(jìn)和優(yōu)化,以降低加解密過程對IDE硬盤數(shù)據(jù)傳輸速度的影響。
          • 關(guān)鍵字: AES加解密  IDE  FPGA  

          面積優(yōu)先的分組密碼算法SMS4 IP核設(shè)計

          • 對新分組密碼算法SMS4進(jìn)行了FPGA實現(xiàn)。所設(shè)計的SMS4算法的IP核主要包括具有加解密功能的非流水線式數(shù)據(jù)通路和實時產(chǎn)生子密鑰的密鑰擴(kuò)展模塊,并且支持電子密碼本(ECB)和分組鏈接(CBC)兩種工作模式。提出了一種不含密鑰初始化的運行模式,使解密吞吐率提高近一倍。
          • 關(guān)鍵字: 分組密碼  IP核  FPGA  

          基于FPGA的全數(shù)字鎖相環(huán)路的設(shè)計

          • 介紹了應(yīng)用VHDL技術(shù)設(shè)計嵌入式全數(shù)字鎖相環(huán)路的方法。詳細(xì)敘述了其工作原理和設(shè)計思想,并用可編程邏輯器件FPGA予以實現(xiàn)。
          • 關(guān)鍵字: VHDL  數(shù)字鎖相環(huán)  FPGA  

          基于FPGA和TMS320DM642的CCD圖像采集和處理系統(tǒng)硬件設(shè)計

          • 為能高速、有效、實時采集CCD視頻圖像,提出了一種實時視頻圖像采集和處理系統(tǒng)設(shè)計方案。重點介紹其硬件設(shè)計原理、關(guān)鍵電路的設(shè)計,其主要功能是從CCD攝像頭輸出的模擬視頻信號中提取實時圖像,數(shù)字化后送入處理器作后期圖像處理和分析。
          • 關(guān)鍵字: CCD視頻  DM642  FPGA  圖像采集  

          利用FPGA技術(shù)實現(xiàn)數(shù)字通信中的交織器和解交織器

          • 介紹用FPGA實現(xiàn)數(shù)字通信中的交、解交織器的一種比較通用的方案,詳細(xì)說明了設(shè)計中的一些問題及解決辦法。還介紹了一種實現(xiàn)FPGA中信號延時的方法。
          • 關(guān)鍵字: 數(shù)字通信  交織器  FPGA  信號延時  

          基于FPGA的小型星載非制冷紅外成像系統(tǒng)設(shè)計與實現(xiàn)

          • 根據(jù)內(nèi)編隊重力場衛(wèi)星紅外成像工作環(huán)境的溫度要求,選取了非制冷長波紅外焦平面陣列探測器——UL 03 16 2,并在此基礎(chǔ)上進(jìn)行了系統(tǒng)的軟硬件設(shè)計。
          • 關(guān)鍵字: 非制冷紅外成像  MircoBlaze  FPGA  

          基于FPGA的高速并行Viterbi譯碼器的設(shè)計與實現(xiàn)

          • 針對319卷積編碼,提出一種Viterbi譯碼器的FPGA實現(xiàn)方案。該方案兼顧了資源消耗和譯碼效率,通過有效的時鐘和存儲介質(zhì)復(fù)用,實現(xiàn)了高速并行的譯碼功能,并利用Verilog語言在Xilinx ISE 6.2中進(jìn)行了建模仿真和綜合實現(xiàn)。
          • 關(guān)鍵字: 卷積編碼  Viterbi譯碼器  FPGA  

          FPGA加速三維CT圖像重建

          • 針對三維圖像重建的經(jīng)典算法(FDK算法)在FPGA上的加速,提出了并行無等待流水線的實現(xiàn)方法。實驗結(jié)果表明,該方法獲得了較高的加速比。
          • 關(guān)鍵字: 三維圖像重建  FDK算法  FPGA  

          一種改進(jìn)Turbo碼譯碼器的FPGA設(shè)計與實現(xiàn)

          • 提出了一種基于MAX-Log-MAP算法的更有效減小譯碼延時的方法,通過并行計算前向狀態(tài)度量和后向狀態(tài)度量,將半次迭代譯碼延時縮短一半,而譯碼性能沒有損失,同時也減小了硬件實現(xiàn)中的時序控制復(fù)雜度。
          • 關(guān)鍵字: Turbo碼  迭代譯碼  FPGA  
          共6755條 83/451 |‹ « 81 82 83 84 85 86 87 88 89 90 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類,一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿足各類高端應(yīng)用,如Virtex系列,用戶可以根據(jù)自己實際應(yīng)用要求進(jìn)行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細(xì) ]

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();