xilinx fpga 文章 進(jìn)入xilinx fpga技術(shù)社區(qū)
Canny算法的改進(jìn)及FPGA實(shí)現(xiàn)
- 通過對傳統(tǒng)Canny邊緣檢測算法的分析提出了相應(yīng)的改進(jìn)方法。通過模板代替卷積、適當(dāng)?shù)慕谱儞Q、充分利用并行處理單元等使其能夠用FPGA實(shí)現(xiàn)。
- 關(guān)鍵字: Canny邊緣檢測算法 卷積 FPGA
基于FPGA的三相PWM發(fā)生器
- 介紹了基于FPGA設(shè)計(jì)的三相PWM發(fā)生器。該發(fā)生器具有靈活和可編程等優(yōu)點(diǎn),可應(yīng)用于交流電機(jī)驅(qū)動用的三相電壓源逆變器。實(shí)驗(yàn)結(jié)果驗(yàn)證了本設(shè)計(jì)的有效性。
- 關(guān)鍵字: PWM發(fā)生器 三相逆變器 FPGA
獨(dú)立式多分辨率VGA/DVI壓縮存儲系統(tǒng)
- 一種獨(dú)立式多分辨率VGA/DVI壓縮存儲系統(tǒng),該系統(tǒng)支持VGA/DVI輸入,同時(shí)支持SVGA、XGA、SXGA、UXGA、1080p等任意分辨率圖像的連續(xù)壓縮和存儲。在100 MHz時(shí)鐘頻率下,系統(tǒng)可以對圖像SXGA和UXGA實(shí)時(shí)壓縮為(25幀/s)和(17幀/s)。實(shí)驗(yàn)表明,在不同碼率下,系統(tǒng)的單幀圖像壓縮性能與JPEG2000標(biāo)準(zhǔn)近似,PSNR值優(yōu)于JPEG標(biāo)準(zhǔn)。
- 關(guān)鍵字: VGA/DVI壓縮存儲系統(tǒng) 圖像壓縮 FPGA
SAR高速海量數(shù)據(jù)存儲與回放系統(tǒng)設(shè)計(jì)
- 為了解決SAR匹配成像數(shù)據(jù)以及合成孔徑雷達(dá)中頻采樣后高速海量數(shù)據(jù)的存儲問題,介紹了一種基于FPGA控制的NAND Flash數(shù)據(jù)存儲及回放系統(tǒng)設(shè)計(jì)方案。實(shí)驗(yàn)證明,該系統(tǒng)能以3 Gb/s碼流實(shí)時(shí)存儲數(shù)據(jù)具有強(qiáng)實(shí)時(shí)性,且性能穩(wěn)定,有很好的工程使用價(jià)值。
- 關(guān)鍵字: 合成孔徑雷達(dá) 海量數(shù)據(jù)存儲 FPGA
一種改進(jìn)型surendra背景更新算法的FPGA實(shí)現(xiàn)
- 針對現(xiàn)有的動態(tài)背景提取運(yùn)動目標(biāo)物體算法復(fù)雜且難以在硬件上實(shí)現(xiàn)的問題,研究了改進(jìn)型surendra背景更新算法原理的特點(diǎn),提出了改進(jìn)型surendra背景更新算法的硬件結(jié)構(gòu),并對硬件結(jié)構(gòu)進(jìn)行綜合、仿真后,在FPGA芯片上實(shí)現(xiàn)。
- 關(guān)鍵字: 運(yùn)動目標(biāo)提取 surendra背景更新算法 FPGA
基于FPGA+DSP的智能車全景視覺系統(tǒng)
- 為實(shí)現(xiàn)智能車全景視覺系統(tǒng)的應(yīng)用研究平臺,設(shè)計(jì)了一種基于FPGA+雙DSP的實(shí)時(shí)6通道數(shù)字圖像采集與處理系統(tǒng)。該系統(tǒng)由兩片F(xiàn)PGA與兩個(gè)DSP組成。第一個(gè)FPGA進(jìn)行多通道視覺圖像采集的同步控制、邏輯處理,第二片F(xiàn)PGA輔助DSP進(jìn)行海量圖像數(shù)據(jù)的高速并行處理。
- 關(guān)鍵字: 全景視覺系統(tǒng) FPGA+DSP 數(shù)字圖像采集與處理系統(tǒng)
基于FPGA和多DSP的高速視覺測量系統(tǒng)的研究
- 針對高速視覺測量系統(tǒng)數(shù)據(jù)處理速度快、數(shù)據(jù)處理量大的特點(diǎn),將FPGA技術(shù)與DSP技術(shù)相結(jié)合,研究了一種基于FPGA和多DSP的多通道并行處理的高速視覺測量系統(tǒng)。詳細(xì)介紹了FPGA技術(shù)與多DSP技術(shù)在數(shù)字圖像處理過程中的不同應(yīng)用、高速視覺測量系統(tǒng)的總體結(jié)構(gòu)以及各部分的工作原理。
- 關(guān)鍵字: 高速視覺測量系統(tǒng) DSP FPGA
基于FPGA的915 MHz射頻讀卡器設(shè)計(jì)
- 參照ISO/IEC 18000-6 Type B 協(xié)議設(shè)計(jì)了一款工作頻率為915 MHz的射頻讀卡器,采用FPGA完成協(xié)議中規(guī)定的數(shù)字信號處理,C8051F020單片機(jī)作為主控器。利用Verilog HDL硬件描述語言,搭建FPGA內(nèi)部各個(gè)小模塊及系統(tǒng)的驗(yàn)證平臺,選用Altera公司Cyclone系列的EP1C6Q240C8芯片為目標(biāo)器件,使用Quartus II進(jìn)行綜合,并通過時(shí)序和功能驗(yàn)證。
- 關(guān)鍵字: 射頻讀卡器 數(shù)字信號處理 FPGA
數(shù)字電視CAS中DES加密模塊的FPGA實(shí)現(xiàn)
- 一種基于FPGA的數(shù)據(jù)加密標(biāo)準(zhǔn)算法的實(shí)現(xiàn)。就資源優(yōu)先和性能優(yōu)先分別使用循環(huán)法和流水線法對DES加密算法進(jìn)行了設(shè)計(jì),并對其進(jìn)行了比較。通過采用子密鑰簡單產(chǎn)生和ROM優(yōu)化S盒的方法,對流水線法進(jìn)行改進(jìn),達(dá)到了資源占用率低、加密速度快的效果。
- 關(guān)鍵字: 數(shù)據(jù)加密標(biāo)準(zhǔn)算法 DES FPGA 流水線
基于FPGA的精密離心機(jī)光柵信號細(xì)分系統(tǒng)
- 介紹一種基于FPGA的精密離心機(jī)光柵信號細(xì)分系統(tǒng)。說明了光柵信號的產(chǎn)生過程和基本處理方法,提出了一種綜合EDA技術(shù)與光柵莫爾條紋電子學(xué)細(xì)分技術(shù)的設(shè)計(jì)方案。通過VerilogHDL實(shí)現(xiàn)該系統(tǒng)的主要設(shè)計(jì),并利用ISE軟件進(jìn)行了仿真試驗(yàn)。試驗(yàn)表明,該系統(tǒng)具有捕捉速度快、跟蹤精度高、相位誤差小、成本低廉等特點(diǎn)。
- 關(guān)鍵字: ISE 信號細(xì)分系統(tǒng) 光柵信號 FPGA
利用XCS40實(shí)現(xiàn)小型聲納的片上系統(tǒng)集成
- 介紹大規(guī)模、高速度的FPGA在小型漁用聲納系統(tǒng)設(shè)計(jì)中的應(yīng)用。在該系統(tǒng)設(shè)計(jì)中,采用了Xilinx公司的FPGA芯片XCS40作為主要器件,基本上將整個(gè)系統(tǒng)的功能集成在了一片芯片上。實(shí)踐證明,即降低了成本,又縮短了設(shè)計(jì)和調(diào)試的時(shí)間。
- 關(guān)鍵字: 漁用聲納系統(tǒng) 片上系統(tǒng) FPGA
xilinx fpga介紹
Xilinx FPGA
Xilinx FPGA主要分為兩大類,一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計(jì)要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿足各類高端應(yīng)用,如Virtex系列,用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。
Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473