雙目三維定位的視頻運動 檢測控制系統(tǒng)設(shè)計

目前，視頻運動控制卡的研究已經(jīng)成為熱點。本文針對TI公司的視頻高速處理芯片TMS320DM642，設(shè)計了對目標物體進行視頻實時跟蹤的運動控制卡。筆者希望通過本文分享DM642平臺應(yīng)用中的一些經(jīng)驗。

1 系統(tǒng)方案與原理
系統(tǒng)主要由視頻解碼器、CPLD采集控制、TMS320-DM642、視頻編碼器等部分組成。其總體框架如圖1所示。CCD攝像頭攝取視頻圖像，輸出標準 PAL制式的模擬視頻信號。視頻解碼器收到模擬視頻信號，將其轉(zhuǎn)換為標準格式的數(shù)字視頻數(shù)據(jù)流，由CPLD控制視頻解碼器將數(shù)據(jù)采集到高速緩存中暫存，避免了數(shù)字視頻數(shù)據(jù)長時間占用DSP外部總線。然后DSP的EDMA控制器通過DMA方式從高速緩存中將視頻數(shù)據(jù)搬運到SDRAM中，采集到的視頻數(shù)據(jù)經(jīng)過 DSP圖像處理后，一方面通過視頻編碼器將圖像數(shù)據(jù)以PAL制式的模擬信號傳送給視頻轉(zhuǎn)換盒，然后通過USB接口連接PC，顯示跟蹤結(jié)果。另一方面， DSP通過串口發(fā)送與目標物體三維坐標相關(guān)的控制命令，從而控制驅(qū)動器操縱舵機，實現(xiàn)對目標物體的跟蹤與抓取。

2 圖像采集的CPLD控制
系統(tǒng)采用CPLD控制視頻解碼器SAA7111A采集圖像數(shù)據(jù)，送到高速緩存。SAA7111A芯片提供了很多同步信號來實現(xiàn)系統(tǒng)工作同步，邏輯控制器對這些信號進行邏輯運算，完成同步控制。
圖2為控制圖像采集的邏輯框圖。其中虛線框部分由CPLD完成。CPLD上電后，首先使D觸發(fā)器輸出為高電平，控制FIFO寫信號或門中的1路信號為高電平，這樣FIFO寫信號禁止，從而關(guān)閉圖像采集開關(guān)。行計數(shù)器和像素計數(shù)器處于等待計數(shù)狀態(tài)。待DSP、SAA7111A、EDMA和FIFO初始化完成后，由DSP發(fā)出啟動圖像采集的信號。在VREF為高電平且HREF為所要行時，行計數(shù)器開始計數(shù)，達到512行時行計數(shù)器復(fù)位。同時，在HREF為高電平且像素是想要的像素時，像素計數(shù)器開始計數(shù)，并在達到512個像素時計數(shù)器復(fù)位。經(jīng)過SAA7111解碼得到的PAL制式的圖像最大分辨率為720× 576，要求采集的圖像大小為512×512像素，只取其中部分像素。SAA7111A的像素時鐘LLC2頻率為13．5 MHz，作為CPLD的工作時鐘。由SAA7111A的時序圖可知，輸出圖像分為奇偶單場。奇偶單場中的VREF高電平都對應(yīng)行有效，單場為288行 (288個HREF)；輸出VREF低電平表示場消隱信號，為25行(25個HREF)。由于單場為256行，要求采集圖像為512行，所以不采集單場有效行的前16行和后16行圖像數(shù)據(jù)。此處設(shè)計行計數(shù)器是用來達到取中間256行有效像素的目地。圖3為采集一場圖像的時序仿真圖。同樣，輸出的HREF高電平表示1行有效像素，為720個LLC2周期，每行要求只采集中間的512個像素。因此編寫像素計數(shù)器，目地是在HREF上升沿出現(xiàn)后，取中間的512 個像素作為有用的像素。