<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 基于FPGA的24點(diǎn)離散傅里葉變換結(jié)構(gòu)設(shè)計

          基于FPGA的24點(diǎn)離散傅里葉變換結(jié)構(gòu)設(shè)計

          作者: 時間:2012-10-23 來源:網(wǎng)絡(luò) 收藏

          2 基于的24點(diǎn)DFT設(shè)計
          為簡化設(shè)計,假設(shè)所設(shè)計24點(diǎn)DFT模塊輸入/輸出信號均為24路并行信號。如圖1所示,采用Good—Thomas映射算法,可將24點(diǎn)DFT分解成3個8點(diǎn)DFT和8個3點(diǎn)DFT模塊構(gòu)成。由于ISF10.1軟件提供的FFT IP核模塊輸入/輸出信號均為串行形式,并且每一個時刻3個8點(diǎn)FFT IP核模塊輸出的數(shù)據(jù)恰為1個3點(diǎn)DFT的輸入信號。因此,為進(jìn)一步節(jié)約資源,提出一種適合實(shí)現(xiàn)的24點(diǎn)DFT實(shí)現(xiàn)結(jié)構(gòu),如圖2所示。相對于圖1,改進(jìn)后的24點(diǎn)DFT只需要3個8點(diǎn)FFT IP核模塊和1個3點(diǎn)DFT模塊,從而能夠大幅節(jié)約資源。同時,只需相應(yīng)修改FFT IP核模塊相應(yīng)參數(shù)以及串并轉(zhuǎn)換和并串轉(zhuǎn)換的路數(shù),就可以實(shí)現(xiàn)長度為N=3×2n點(diǎn)的DFT。

          本文引用地址:http://www.ex-cimer.com/article/189832.htm

          時可以采用兩個實(shí)數(shù)乘法器實(shí)現(xiàn),因此設(shè)計的3點(diǎn)DFT僅需要兩個實(shí)數(shù)乘法器,從而節(jié)約了乘法器資源。同時,該結(jié)構(gòu)采用流水線操作方式,也提高了實(shí)現(xiàn)效率。

          e.JPG



          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();