基于VerilogHDL的小波濾波器的設(shè)計與實現(xiàn)

2．3 用VerilogHDL進(jìn)行數(shù)據(jù)流建模
濾波器的建模過程如下：

3 驗證仿真
利用Altera公司的QuartusⅡ7．2軟件內(nèi)部帶有仿真器對濾波器的VerilogHDL模型進(jìn)行波形仿真，通過建立正確的Vector Waveform File(向量波形文件)就可以開始仿真了。如圖6所示。

通過QuartusⅡ的波形仿真功能，對輸入輸出進(jìn)行波形仿真，對其結(jié)果進(jìn)行定量分析。通過時序分析和功能分析結(jié)果，對設(shè)計進(jìn)行進(jìn)一步的完善。在仿真中，in―put濾波器輸入數(shù)據(jù)，output濾波器輸入數(shù)據(jù)x0，x1，x2，x3，x4為移位寄存器組中寄存器，count為控制計數(shù)器，table-in為流水線寄存器。所得結(jié)果如圖6所示。經(jīng)驗證，仿真結(jié)果和實際運算結(jié)果一致。所以對于大多數(shù)連續(xù)的LTI系統(tǒng)都可以采用以上方法進(jìn)行分析，但是他也有局限性：對于時變系統(tǒng)，非線性系統(tǒng)分析，它無能為力；只適合分析一維變量，對于多維變量，它無能為力；可采用狀態(tài)變量分析方法；就精確度來說，這種分析方法不是很高。
盡管連續(xù)LTI系統(tǒng)有很多缺點，但是通過對LTI系統(tǒng)的分析可以培養(yǎng)系統(tǒng)建模和求解能力，為以后分析其他系統(tǒng)作參考。