<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 業(yè)界動(dòng)態(tài) > EUV吞吐量/掩膜/成本/光罩/產(chǎn)能/工藝步驟深度分析,臺(tái)積電、格羅方德、英特爾都已準(zhǔn)備好?

          EUV吞吐量/掩膜/成本/光罩/產(chǎn)能/工藝步驟深度分析,臺(tái)積電、格羅方德、英特爾都已準(zhǔn)備好?

          作者: 時(shí)間:2018-01-24 來源:與非網(wǎng) 收藏
          編者按:半導(dǎo)體行業(yè)的公司過去曾經(jīng)討論過,當(dāng)EUV光刻技術(shù)的成本低于光學(xué)光刻時(shí),將在半導(dǎo)體制造中實(shí)施EUV技術(shù),但是現(xiàn)在,一些其它的因素正在推動(dòng)EUV技術(shù)的采納。

            英特爾怎么樣?

          本文引用地址:http://www.ex-cimer.com/article/201801/374830.htm

            英特爾的10nm工藝正處于爬產(chǎn)階段,它和代工廠的7nm+工藝類似。英特爾的10nm工藝使用了代工廠沒有使用的一些尺寸增強(qiáng)技術(shù),對(duì)于一些隨機(jī)邏輯單元來說可能密度更高,但代工廠的SRAM單元尺寸更小,所以哪種工藝密度更高取決于具體設(shè)計(jì)。

            英特爾公司光刻總監(jiān)Janice Golda在最近接受采訪時(shí)表示,英特爾還沒有決定是否推出一個(gè)EUV節(jié)點(diǎn),但是在準(zhǔn)備就緒時(shí)會(huì)推出。

            英特爾對(duì)工藝的進(jìn)展介紹引申出一個(gè)因問題,7nm何時(shí)爬產(chǎn)?英特爾曾經(jīng)表示是2020年,但可能會(huì)跳票。

            英特爾正在計(jì)劃推出10nm+和10nm++工藝,當(dāng)被問及英特爾是否可能為其中一個(gè)工藝引入EUV時(shí),Janice表示可以。據(jù)我估計(jì),英特爾會(huì)在2019年推出的10nm+工藝上采用EUV。

            5nm邏輯工藝(5)

            在5nm中會(huì)更廣泛地在11層或12層中使用EUV,EUV用于觸點(diǎn)、過孔以及關(guān)鍵金屬層,也可能用于鰭片切割。

            鰭片和柵極目前分別采用SAQP和SADP工藝生產(chǎn)。由于SADP和SAQP能夠產(chǎn)生晶體管成型所需的平滑線條和空間,因此我預(yù)計(jì),即使引入了EUV,SADP和SAQP工藝也能繼續(xù)使用。然而,在產(chǎn)生5nm的鰭片時(shí),需要使用4或5個(gè)基于SAQP工藝的切割掩模,這道工藝可以用單個(gè)EUV切割掩模來替代。

            最小金屬間距將是將是26nm,這是1D EUV的間距閾值。

            三星的路線圖是在2019年推出6納米和5納米,而也宣布將在2019年推出5納米。還沒有宣布5nm的推出日期,據(jù)我預(yù)計(jì)會(huì)是2020年。

            為了實(shí)現(xiàn)5nm邏輯工藝,需要以下條件:

            和7c/7+工藝相同的條件;

            保護(hù)膜的傳輸效率> 90%或更好;

            光化檢查技術(shù)是必須的;

            更好的光刻膠。一位光刻技術(shù)專家曾經(jīng)說過,5nm的缺陷率太高了,光刻膠的劑量可能會(huì)在70mJ/cm2左右。除非使用更好的光刻膠,否則劑量會(huì)隨著間距的縮小而增加,為了實(shí)現(xiàn)合適的吞吐能力,我們需要把劑量控制在50mJ/cm2以下。鑒于6nm/5nm的推出時(shí)間預(yù)計(jì)為2019年底,因此留給光刻膠的改善時(shí)間只有12到18個(gè)月。

            EUV吞吐能力

            了解保護(hù)膜的吞吐能力和光刻膠劑量如何影響EUV的吞吐能力是非常重要的。ASML有許多可調(diào)整項(xiàng)可用于優(yōu)化EUV工具,但是我無法得知它的吞吐能力模型,所以下面給出的只是對(duì)吞吐量的簡單近似。此處所示的吞吐能力不是絕對(duì)值,只是表示相對(duì)的影響。

            首先要了解的第一件事是光通過曝光工具的路徑。EUV光穿過保護(hù)膜(如果使用保護(hù)膜的話)后,從光罩上反彈,然后再次穿過保護(hù)膜(如果使用保護(hù)膜的話)。還有一種可選的類似于保護(hù)膜的薄膜,可以實(shí)現(xiàn)更高的傳輸效率。圖1顯示了光在曝光工具中的傳輸路徑。


          EUV吞吐量/掩膜/成本/光罩/產(chǎn)能/工藝步驟深度分析,臺(tái)積電、格羅方德、英特爾都已準(zhǔn)備好?

            圖1 光在曝光工具中的傳輸路徑

            目前,保護(hù)膜的透光率為83%,通過兩次后,只有69%的光線到達(dá)晶圓上,如果再使用薄膜的話,透射率就降到了60%。如果將保護(hù)膜的透光率提高到90%,那么只有81%的光線到達(dá)鏡片上,如果晶圓同時(shí)帶有保護(hù)膜和薄膜的話,透射率便會(huì)降至77%。

            圖2顯示了吞吐能力和劑量以及透射率的關(guān)系。


          EUV吞吐量/掩膜/成本/光罩/產(chǎn)能/工藝步驟深度分析,臺(tái)積電、格羅方德、英特爾都已準(zhǔn)備好?

            圖2 EUV系統(tǒng)吞吐量

            圖2中的虛線表示在250瓦的光源下,采用96個(gè)步驟,不使用保護(hù)膜,劑量為20mJ/cm2,吞吐能力能夠達(dá)到ASML之前宣布的125wph。在ISS會(huì)議上,ASML談到了以更低的功率、更長的正常運(yùn)行時(shí)間得到125wph吞吐能力的方法。如果需要更多的工藝步驟的話,吞吐能力便會(huì)下降,邏輯器件的平均工藝步驟為110個(gè)左右。邏輯芯片不會(huì)填充整個(gè)光罩區(qū)域。圖2顯示了劑量對(duì)吞吐能力的巨大影響。ASML可以通過一些方式將這個(gè)曲線平坦化,降低劑量的影響,但是劑量仍然是影響吞吐能力的一個(gè)關(guān)鍵因素。



          關(guān)鍵詞: 臺(tái)積電 格羅方德

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();