EUV吞吐量/掩膜/成本/光罩/產(chǎn)能/工藝步驟深度分析，臺積電、格羅方德、英特爾都已準備好？

　　劑量和吞吐能力

　　從圖2可以看出，劑量增加會降低吞吐能力?；谖液投辔皇褂肊UV工具的光刻工程師的討論，目前的7nm工藝預計會使用30mJ/cm2的劑量。到5nm時，除非光刻膠技術出現(xiàn)明顯的提升，否則它的劑量會大幅上升到70mJ/cm2。為了保證合理的吞吐能力，需要把5nm的劑量降低到50mJ/cm2以下，為了實現(xiàn)6nm/5nm的量產(chǎn)計劃，還有12到18個月的時間解決光刻膠問題。

　　晶圓產(chǎn)量預測

　　在預期中的7、7c、7+(和英特爾的10+)工藝爬產(chǎn)之后，我開發(fā)了一個圖3所示的晶圓產(chǎn)量預測(以千片晶圓/年為單位)。

　　圖3 晶圓產(chǎn)能預測

　　這個表給出的只是邏輯器件的預測，在邏輯器件之后，預計DRAM將會在2020年和2021年用上EUV光刻技術。圖標中包含了全球用于邏輯器件的300mm晶圓產(chǎn)能，以及EUV的占比。2019、2020以及2021年EUV的占比分別為2.75%、5.40%和8.52%。圖中邏輯器件晶圓產(chǎn)能數(shù)據(jù)來自于IC Knowleddge-300mm Watch數(shù)據(jù)庫-2017-第六版。

　　圖中還給出了EUV層數(shù)數(shù)據(jù)。我將各個工藝需要的EUV層數(shù)和當年上線的EUV工具進行了對比，經(jīng)過對吞吐能力的保守預測之后，我發(fā)現(xiàn)它們將消耗掉大部分可用產(chǎn)能，只有一少部分能夠用在DRAM的生產(chǎn)上。我將這些層數(shù)預測值拿給ASML看，和ASML的預期基本一致。

　　掩膜

　　圖4顯示了7nm、7c、7+和5nm預計的掩膜數(shù)量和計算得出的周期時間。從這張圖可以看出，采用光學光刻技術的5nm晶圓的生產(chǎn)周期時間大約需要6個月，而使用EUV光刻技術的話，周期時間不到4個月。

　　圖4 不同工藝節(jié)點的掩膜數(shù)量和周期時間

　　成本

　　在圖5中，我比較了7c和7nm工藝的晶圓成本、資本支出、潔凈室面積和周期時間的預測值。目前7nm的EUV掩模成本大約是ArFi掩模成本的6倍，雖然成本會隨著產(chǎn)量的增加而下降，但是我認為它的下降幅度有限。7nm需要83個光學掩模，而7c工藝則需要68個光學掩模和5個EUV掩模。假設使用250瓦的光源，正常運行時間為90%，不使用保護膜，光刻膠劑量選擇為30mJ/cm2。吞吐量按圖2數(shù)據(jù)，計算方法選擇IC Knowledge – 戰(zhàn)略成本模型 – 2017 – 第五版，計算結果如圖5所示。

　　圖5 7nm工藝相關EUV成本和性能

　　通過圖5可以看出，兩種工藝的成本差不多，但是7c工藝的潔凈室尺寸更低，周期時間更多。當然，EPE和電氣分布參數(shù)也會更好，但是圖中沒有顯示出來。