<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 等離子處理提高65nm邏輯器件可靠性

          等離子處理提高65nm邏輯器件可靠性

          作者: 時(shí)間:2009-05-20 來源:網(wǎng)絡(luò) 收藏

          廣泛地用于半導(dǎo)體技術(shù)中,使成為重要電介質(zhì)的主要特性是其漏電流低且擊穿電壓高。超大規(guī)模集成(ULSI)技術(shù)推進(jìn)時(shí),特征尺寸減少而芯片尺寸加大?;ミB線的阻容延遲在決定集成電路性能方面的作用越來越重要。Cu正在替代Al用于制造技術(shù)中的互連金屬,主要是因?yàn)槠潴w電阻率較低,應(yīng)力和電子遷移性能優(yōu)越。

          雙大馬士革工藝中由具有嵌入銅線的低-k薄膜組成的多層互連結(jié)構(gòu)已被確認(rèn)為是下一代技術(shù)。但是,Cu雙大馬士革結(jié)構(gòu)的一個(gè)重要問題是Cu和層間介質(zhì)(ILD)界面的穩(wěn)定性。有報(bào)道說Cu會(huì)在Si襯底和SiO2中迅速擴(kuò)散。Si內(nèi)的Cu雜質(zhì)能在Si禁帶帶隙中產(chǎn)生一些深能級(jí)能態(tài),它們會(huì)起再生-復(fù)合中心的作用,引起使器件性能變壞的漏電流。此外,層間介質(zhì)內(nèi)存在的移動(dòng)銅離子會(huì)引起場閾值電壓的改變,導(dǎo)致絕緣失效。因此,在Cu金屬化系統(tǒng)中需要擴(kuò)散阻擋層,以防止Cu擴(kuò)散進(jìn)入Si襯底和層間介質(zhì)。等離子增強(qiáng)化學(xué)氣相淀積(PECVD)薄是擴(kuò)散阻擋層的優(yōu)秀候選者。

          另一個(gè)問題是,Cu暴露在常用的低溫(<200℃)加工環(huán)境時(shí)很容易氧化,這會(huì)使器件的性能和可靠性變差。SiN淀積前采用等離子預(yù)處理是減少Cu表面形成氧化銅的好方法。

          本文研究了改善擴(kuò)散阻擋層性質(zhì)的SiN薄膜和Cu-SiN界面的體薄膜特性。發(fā)現(xiàn)NH3預(yù)處理對(duì)于減少銅表面的污染是最適宜的,得到了最好的電學(xué)性能。還依據(jù)Si-H鍵合結(jié)構(gòu)、應(yīng)力和薄膜穩(wěn)定性系統(tǒng)地研究了SiN體薄膜性質(zhì)。


          上一頁 1 2 3 4 5 下一頁

          關(guān)鍵詞: SiN 65nm

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();