萊迪思 文章 進(jìn)入萊迪思技術(shù)社區(qū)
萊迪思推出MachXO2 PICO開發(fā)套件
- 萊迪思半導(dǎo)體公司今日宣布即可獲取新的29美元的MachXO2? Pico開發(fā)套件,可用于低功耗,空間受限的消費(fèi)電子設(shè)計的樣機(jī)研制。采用嵌入式閃存技術(shù)的低功耗65納米工藝的MachXO2器件為低密度PLD設(shè)計人員提供了在單個器件中前所未有的低成本,低功耗和高系統(tǒng)集成的特性。這些器件是低功耗應(yīng)用的理想選擇,如智能手機(jī)、移動計算、GPS設(shè)備和數(shù)碼相機(jī),以及在終端市場的控制PLD的應(yīng)用,如電信基礎(chǔ)設(shè)施、計算,高端產(chǎn)業(yè)和高端醫(yī)療設(shè)備?!?/li>
- 關(guān)鍵字: 萊迪思 開發(fā)套件
萊迪思和HELION TECHNOLOGY發(fā)布了適用于LatticeECP3 FPGA系列的壓縮和加密IP核
- 萊迪思半導(dǎo)體公司和Helion Technology今日宣布一系列適用于LatticeECP3 FPGA系列的壓縮和加密的IP核現(xiàn)已上市。該系列具有有效載荷壓縮系統(tǒng)核,提高了有限信道帶寬的利用率,因此非常適合微波回程應(yīng)用、寬帶無線接入適用于802.16e(WiMAX)以及潛在的其他多鏈路多輸入-多輸出(MIMO)應(yīng)用中的使用。在LatticeECP3器件中,IP核可以從500Mbps無縫擴(kuò)展至超過3Gbps,并可用于典型的網(wǎng)絡(luò)應(yīng)用中的第2層或第3層。IP核采用了非常強(qiáng)大和成熟的LZRW無損壓縮算法,它
- 關(guān)鍵字: 萊迪思 FPGA
萊迪思Platform Manager器件開始量產(chǎn)
- 萊迪思半導(dǎo)體公司(NASDAQ: LSCC)今天宣布,其屢獲殊榮的Platform Manager?系列產(chǎn)品完全合格并進(jìn)入量產(chǎn)階段。與此量產(chǎn)信息發(fā)布相配合的是更新的PAC-Designer? 6.0.1設(shè)計軟件,它使模擬和電路板設(shè)計師將電路板的電源管理和數(shù)字板的管理功能集成至Platform Manager器件系列。此外,現(xiàn)在即可獲取另外11個參考設(shè)計(包括風(fēng)扇控制器,邊界掃描端口連接器和GPIO擴(kuò)展器),這些都為使用Platform Manager產(chǎn)品而進(jìn)行了專門的測試。
- 關(guān)鍵字: 萊迪思 電路板
萊迪思今日發(fā)布改進(jìn)了綜合和功耗優(yōu)化的CPLD設(shè)計工具
- 萊迪思半導(dǎo)體公司今日發(fā)布了ispLEVER? Classic設(shè)計工具套件1.4版。ispLEVER Classic設(shè)計軟件已經(jīng)升級,添加了帶有HDL Analyst功能集的Synopsys Synplify Pro,以及改進(jìn)的ispMACH? 4000ZE CPLD Fitter,具有更好的功耗優(yōu)化功能。 Synplify Pro HDL Analyst為設(shè)計師們提供了快速直觀地實現(xiàn)高階寄存器傳輸級(RTL)Verilog或VHDL的方法。設(shè)計師可以在圖和源代碼之間進(jìn)行交叉查詢,
- 關(guān)鍵字: 萊迪思 設(shè)計工具套件 ispLEVER
用PLD簡化邊界掃描測試
- 引言 隨著JTAG標(biāo)準(zhǔn)IEEE1149.1的定型,及隨后開始在集成電路Intel 80486中采用,邊界掃描測試已被廣泛應(yīng)用于測試印刷電路板的連接,以及在集成電路內(nèi)進(jìn)行測試。邊界掃描測試受到設(shè)計人員的歡迎,因為它能夠在線測試,而無需昂貴的釘床在線測試設(shè)備。然而,在大的電路板上,邊界掃描鏈路很長,電路板設(shè)計人員面臨著多種挑戰(zhàn),諸如故障檢測和隔離、測試時間、物理布線,同時還要管理偏移,電壓轉(zhuǎn)換和滿足各種特殊需要。傳統(tǒng)上使用ASSP來應(yīng)對這些挑戰(zhàn),然而基于ASSP的解決方案更為昂貴,有固定的電平和一些
- 關(guān)鍵字: 萊迪思 PLD
萊迪思推出針對MachXO和ispMACH 4000ZE PLD而優(yōu)化的參考設(shè)計
- 萊迪思半導(dǎo)體公司今天宣布已經(jīng)推出了針對MachXO™和ispMACH® 4000ZE PLD而優(yōu)化的超過90個參考設(shè)計。參考設(shè)計能夠幫助設(shè)計人員快速和高效地進(jìn)行設(shè)計,并能有效使用這些常用功能,諸如通用I/O擴(kuò)展、I2C總線主/從、LCD控制器、SD閃存控制器,以及其他接口,這些功能廣泛地用于各種市場,包括消費(fèi)、通訊、計算機(jī),工業(yè)和醫(yī)療等。這些參考設(shè)計與完整的文檔和設(shè)計源代碼結(jié)合在一起完全可以適應(yīng)客戶的需求,使設(shè)計人員縮短設(shè)計時間,提高工作效率并加快產(chǎn)品的上市。 &ldqu
- 關(guān)鍵字: 萊迪思 參考設(shè)計 PLD
NU HORIZONS ELECTRONICS成為萊迪思半導(dǎo)體全球代理商
- 萊迪思半導(dǎo)體公司今日宣布Nu Horizons Electronics Corp. 即日起將在全球范圍內(nèi)代理萊迪思的全部產(chǎn)品。Nu Horizons目前在整個亞太地區(qū)代理萊迪思產(chǎn)品。 Nu Horizons全球代理部總裁Kent Smith 表示:“Nu Horizons Electronics 非常高興能與萊迪思一起拓展全球業(yè)務(wù)。萊迪思是全球領(lǐng)先的FPGA、PLD、可編程時鐘和電源管理器件、軟件設(shè)計工具和IP核供應(yīng)商之一,并且我們的全球銷售和工程師團(tuán)隊對于可編程邏輯技術(shù)非常了解。萊
- 關(guān)鍵字: 萊迪思 FPGA PLD 可編程時鐘 電源管理器件
萊迪思推出適用于SERDES 和視頻時鐘分配的開發(fā)平臺
- 萊迪思半導(dǎo)體公司今日發(fā)布ispClock 5400D 可編程時鐘器件的評估板,價格為169美元。這款新的評估板是適用于ispClock5400D差分時鐘分配器件的評估和設(shè)計的易于使用的開發(fā)平臺。該款評估板還可以用于查看5400D器件的性能和在系統(tǒng)編程,或者用作LatticeECP3™ FPGA串行協(xié)議或視頻協(xié)議評估板的副板或時鐘源。 通常,只有帶有LVDS或LVPECL接口的價格昂貴的振蕩器才可用作FPGA SERDES接口應(yīng)用的參考時鐘源。而現(xiàn)在ispClock5400D器件提供超
- 關(guān)鍵字: 萊迪思 開發(fā)平臺 LatticeECP3
用內(nèi)部邏輯分析儀調(diào)試FPGA(08-100)
- 進(jìn)行硬件設(shè)計的功能調(diào)試時,F(xiàn)PGA的再編程能力是關(guān)鍵的優(yōu)點。CPLD和FPGA早期使用時,如果發(fā)現(xiàn)設(shè)計不能正常工作,工程師就使用“調(diào)試鉤”的方法。先將要觀察的FPGA內(nèi)部信號引到引腳,然后用外部的邏輯分析儀捕獲數(shù)據(jù)。然而當(dāng)設(shè)計的復(fù)雜程度增加時,這個方法就不再適合了,其中有幾個原因。第一是由于FPGA的功能增加了,而器件的引腳數(shù)目卻緩慢地增長。因此,可用邏輯對I/O的比率減小了,參見圖1。此外,設(shè)計很復(fù)雜時,通常完成設(shè)計后只有幾個空余的引腳,或者根本就沒有空余的引腳能用于調(diào)試。
- 關(guān)鍵字: 萊迪思 FPGA 邏輯分析儀
為FPGA軟處理器選擇操作系統(tǒng)(08-100)
- 操作系統(tǒng)能夠提高可移植性,并提供多種經(jīng)過測試的抽象層,服務(wù)層和應(yīng)用模塊層以供選擇,從而加快產(chǎn)品上市時間并減少應(yīng)用程序出錯的可能性。然而,選擇一個嵌入式操作系統(tǒng)( OS )從來就不是一個簡單的過程,因為集成嵌入式軟件的方式選擇余地很大,你可以完全都由自己來編寫,或通過商業(yè)定制專門實時操作系統(tǒng),也可以直接購買通用操作系統(tǒng)不作任何修改,現(xiàn)成的通用操作系統(tǒng)。FPGA性能的提高和軟處理器核的出現(xiàn),直接導(dǎo)致了可編程邏輯SoC解決方案的產(chǎn)生,隨著這一變化,關(guān)于選擇標(biāo)準(zhǔn),設(shè)計方案以及折中考慮等傳統(tǒng)經(jīng)驗也需要與時俱進(jìn)以
- 關(guān)鍵字: 萊迪思 FPGA 操作系統(tǒng)
萊迪思為LatticeECP2低成本FPGA擴(kuò)展市場
- --第二代 EConomy Plus器件降低了50%的價格并達(dá)到雙倍的密度 -- 萊迪思半導(dǎo)體公司近日公布了其第二代EConomy Plus 現(xiàn)場可編程門陣列 (FPGA)器件,LatticeECP2系列。用了富士通90納米CMOS工藝和300毫米硅片,在大批量的情況下,此系列使得FPGA價格降到每1000查找表(LUT)低于0.50美元。與130納米 LatticeECP FPGA相比,新的系
- 關(guān)鍵字: LatticeECP2 萊迪思 市場
萊迪思介紹
您好,目前還沒有人創(chuàng)建詞條萊迪思!
歡迎您創(chuàng)建該詞條,闡述對萊迪思的理解,并與今后在此搜索萊迪思的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對萊迪思的理解,并與今后在此搜索萊迪思的朋友們分享。 創(chuàng)建詞條
相關(guān)主題
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473