<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> 萊迪思

          萊迪思為LatticeECP2低成本FPGA擴展市場

          • --第二代 EConomy Plus器件降低了50%的價格并達到雙倍的密度 -- 萊迪思半導(dǎo)體公司近日公布了其第二代EConomy Plus 現(xiàn)場可編程門陣列 (FPGA)器件,LatticeECP2系列。用了富士通90納米CMOS工藝和300毫米硅片,在大批量的情況下,此系列使得FPGA價格降到每1000查找表(LUT)低于0.50美元。與130納米 LatticeECP FPGA相比,新的系
          • 關(guān)鍵字: LatticeECP2  萊迪思  市場  

          萊迪思富士通發(fā)布LatticeSC和LatticeECP2

          • -通力合作打造出難以超越的FPGA產(chǎn)品系列- 萊迪思半導(dǎo)體公司近日宣布推出其新一代的90納米FPGA,包含兩個全新的FPGA器件系列。LatticeSC™ 系統(tǒng)芯片F(xiàn)PGA的設(shè)計宗旨是提供業(yè)界最佳的整體性能,而LatticeECP2™ FPGA則將業(yè)界成本最低的FPGA結(jié)構(gòu)和高端的FPGA功能集于一身。這兩個器件系列都采用了富士通公司經(jīng)過優(yōu)化的工藝,既滿足了高容量FPGA對成本效率的要求,又能夠提供擁有數(shù)百萬門的系統(tǒng)級FPGA所需的千兆赫性能。這兩個器件系列將在
          • 關(guān)鍵字: LatticeECP2  LatticeSC  富士通  萊迪思  

          萊迪思推出LatticeSC系統(tǒng)芯片F(xiàn)PGA系列

          • -    LatticeSC FPGA 將高速I/O、SERDES、結(jié)構(gòu)化的ASIC模塊 和高性能的FPGA結(jié)構(gòu)集成在單個器件上 -     萊迪思半導(dǎo)體公司近日發(fā)布了其LatticeSCTM系統(tǒng)芯片F(xiàn)PGA系列。該系列在高速應(yīng)用中有著無以倫比的性能和連通性。LatticeSC FPGA采用富士通的90納米CMOS工藝技術(shù)并用300毫米硅片制造,能夠加速芯片至芯片、芯片至存儲器、高速串行
          • 關(guān)鍵字: FPGA系列  LatticeSC  萊迪思  

          用可編程的扭斜控制來解決時鐘網(wǎng)絡(luò)問題的方法

          • 時鐘網(wǎng)絡(luò)管理問題提高同步設(shè)計的整體性能的關(guān)鍵是提高時鐘網(wǎng)絡(luò)的頻率。然而,諸如時序裕量、信號完整性、相關(guān)時鐘邊沿的同步等因素極大地增加了時鐘網(wǎng)絡(luò)設(shè)計的復(fù)雜度。傳統(tǒng)上,時鐘網(wǎng)絡(luò)的設(shè)計采用了簡單的元件,諸如扇出緩沖器、時鐘發(fā)生器、延時線、零延時緩沖器和頻率合成器。由于PCB走線長度不等而引起的時序誤差,采用蜿蜒走線設(shè)計的走線長度匹配方法來處理。走線阻抗與輸出驅(qū)動阻抗的不匹配經(jīng)常通過反復(fù)試驗選擇串聯(lián)電阻來消除。多種信號的標(biāo)準(zhǔn)使得時鐘邊沿的同步更加復(fù)雜。至今,這三種挑戰(zhàn)會經(jīng)常遇到,并且鮮有理想的解決方案。以下描述了
          • 關(guān)鍵字: 萊迪思  

          可編程邏輯器件融合CPLD+FPGA最佳特性

          • 可編程邏輯器件融合CPLD+FPGA最佳特性 Lattice(萊迪思)半導(dǎo)體公司近日推出了新的MachXO可編程邏輯器件系列產(chǎn)品,Lattice稱,這種新一代的跨越式可編程邏輯器件支持傳統(tǒng)上由高密度的CPLD或者低容量的FPGA所實現(xiàn)的應(yīng)用?! ?jù)Lattice現(xiàn)場應(yīng)用支持副總裁Jock Tomlinson介紹,MachXO邏輯器件建立在低成本的130nm嵌入式Flash處理工藝上。它能夠在單芯片中瞬時工作,這種特性對于許多CPLD應(yīng)用來說是十分重要的。3.5ns的管腳至管腳的延時使得器件能夠滿足當(dāng)代系統(tǒng)
          • 關(guān)鍵字: Lattice(萊迪思)半導(dǎo)體公司  

          萊迪思推出ispCLOCKTM高性能時鐘發(fā)生器器件

          • 萊迪思半導(dǎo)體公司(NASDAQ:LSCC)今天宣布推出其革命性的ispCLOCKTM在系統(tǒng)可編程時鐘發(fā)生器器件新系列。ispClock5500系列中的第一批器件:10輸出的ispClock5510 和 20 輸出的 ispClock5520將一個高性能的時鐘發(fā)生器和一個靈活的通用扇出緩沖器合成在一起。采用了一個高性能的鎖相環(huán)以及時鐘乘除工具,該片上的時鐘發(fā)生器可以提供多達5個頻率范圍從10MHz到320MHz的時鐘。無論是單端還是差分信號模式,通用扇出緩沖器都可以驅(qū)動多達20個時鐘網(wǎng)絡(luò),并且每一個輸出都是
          • 關(guān)鍵字: 萊迪思  

          萊迪思推出業(yè)界第一個混合信號PLD、開拓了電源管理市場

          • 世界上最大的在系統(tǒng)可編程器件供應(yīng)商-萊迪思半導(dǎo)體公司(納斯達克代號:LSCC)宣布推出其創(chuàng)新的PowerPAC™器件。這是業(yè)界第一片混合信號可編程邏輯器件(PLD),它內(nèi)含在系統(tǒng)可編程的模擬和邏輯組塊,能提供經(jīng)過優(yōu)化的電源管理功能,這一功能對如今的多電源電子系統(tǒng)是至關(guān)重要的。該器件集成了可編程邏輯、電壓比較器、參考電壓及高電壓的場效應(yīng)管驅(qū)動器,支持單芯片可編程供電定序與監(jiān)控,為總值達到120億美元的電源半導(dǎo)體市場奉獻了獨特的可編程控制方案。雖然,微處理器、DSP、FPGA和專用集成電路(ASI
          • 關(guān)鍵字: 萊迪思  模擬IC  電源  

          萊迪思低功耗的CPLD 器件系列將其可編程解決方案拓展至便攜式電子產(chǎn)品市場

          • 在系統(tǒng)可編程(ISP™)邏輯產(chǎn)品的發(fā)明者-萊迪思半導(dǎo)體公司(納斯達克代號:LSCC)今天正式宣布其1.8伏 ispMACH
          • 關(guān)鍵字: 萊迪思  
          共218條 15/15 |‹ « 6 7 8 9 10 11 12 13 14 15

          萊迪思介紹

          您好,目前還沒有人創(chuàng)建詞條萊迪思!
          歡迎您創(chuàng)建該詞條,闡述對萊迪思的理解,并與今后在此搜索萊迪思的朋友們分享。    創(chuàng)建詞條
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();