dds+pll 文章進(jìn)入dds+pll技術(shù)社區(qū)

DDS直接數(shù)字合成

DDS 是一種用于創(chuàng)建信號(hào)發(fā)生器的好方法。項(xiàng)目介紹任意信號(hào)相位累加器插值
關(guān)鍵字： FPGA DDS 直接數(shù)字合成

DDS直接數(shù)字合成4 - 插值

現(xiàn)在，雖然相位累加器非常精確，但輸出受到查找表中條目數(shù)量有限的影響：從一個(gè)條目轉(zhuǎn)到下一個(gè)條目時(shí)，輸出值會(huì)“跳躍”。這對(duì)于低輸出頻率特別敏感，但也會(huì)影響高輸出頻率，這會(huì)在輸出頻譜中引入不需要的頻率。我們將解決這個(gè)問(wèn)題。為了便于理解，讓我們回到 15 位相位累加器。// sine without linear interpolationreg [14:0] phase_acc; ? ?// 15bitalways @(posedge clk) phase_acc <= phase
關(guān)鍵字： FPGA DDS 插值

DDS直接數(shù)字合成3 - 相位累加器

DDS的第二個(gè)技巧是長(zhǎng)相位累加器。它允許來(lái)自DDS輸出的信號(hào)頻率非常靈活。我們將通過(guò)一個(gè)示例了解它是如何工作的。讓我們從這個(gè)簡(jiǎn)單的代碼開(kāi)始。reg [10:0] cnt; ? // 11bit counteralways @(posedge clk) cnt <= cnt + 11'h1;sine_lookup my_sine(.clk(clk), .addr(cnt), .value(sine_lookup_output));計(jì)數(shù)器實(shí)際上是一個(gè)“相位累加器”。那是因?yàn)樗看?/li>
關(guān)鍵字： FPGA DDS 相位累加器

DDS直接數(shù)字合成2 - 任意信號(hào)

為了生成任意信號(hào)，DDS 依賴于兩個(gè)主要技巧。LUT第一個(gè) DDS 技巧是 LUT（查找表）。 LUT 是一個(gè)表格，用于保存我們想要生成的模擬信號(hào)的形狀。在FPGA中，LUT是作為blockram實(shí)現(xiàn)的。在上圖中，我們使用了 512x10 位 LUT，它通常適合一個(gè)或兩個(gè)物理 FPGA 模塊。正弦波最常產(chǎn)生的信號(hào)形狀是正弦波。它很特別，因?yàn)樗袃蓚€(gè)對(duì)稱性，可以很容易地利用它們來(lái)使 LUT 看起來(lái)更大。在正弦波中，第一個(gè)對(duì)稱性是sin（α）=sin（π-α）。假設(shè)我們的 “my_DDS_LUT” blo
關(guān)鍵字： FPGA DDS LUT

DDS直接數(shù)字合成1 - 簡(jiǎn)介

讓我們看看FPGA DSS實(shí)現(xiàn)是多么容易。DAC接口好的，您的新FPGA板具有快速DAC（數(shù)模轉(zhuǎn)換器）模擬輸出。下面是一個(gè)運(yùn)行頻率為10MHz的100位DAC的電路板設(shè)置。在100MHz頻率下，F(xiàn)PGA每10ns向DAC提供一個(gè)新的10位值。DAC輸出模擬信號(hào)，對(duì)于周期性信號(hào)，奈奎斯特限值表示可以達(dá)到高達(dá)50MHz的速度。一個(gè)簡(jiǎn)單的DDSDDS 通常用于生成周期性信號(hào)。現(xiàn)在，讓我們嘗試一些簡(jiǎn)單的東西并生成一個(gè)方波。module SimpleDDS(DAC_clk, DAC_data);input DA
關(guān)鍵字： FPGA DDS DAC接口

淺析 DDS 直接數(shù)字頻率合成技術(shù)

直接數(shù)字頻率合成技術(shù) (Direct Digital Synthesis)，簡(jiǎn)稱 DDS，它是一種基于數(shù)字電子電路的頻率合成技術(shù)，用于產(chǎn)生周期性波形，通常應(yīng)用在一些頻率激勵(lì) / 波形發(fā)生、頻率相位調(diào)諧和調(diào)制、低功耗 RF 通信系統(tǒng)、液體和氣體測(cè)量；還有接近度、運(yùn)動(dòng)和缺陷檢測(cè)等傳感器場(chǎng)合也可以找到 DDS 的身影?？傮w而言，目前從低頻到幾百 Mhz 的正弦波、三角波產(chǎn)生，絕大多數(shù)都使用了 DDS 芯片。本文將由ADI代理商駿龍科技的工程師Luke Lu引領(lǐng)大家更進(jìn)一步地了解 DDS。DDS 的核心思想對(duì)于一
關(guān)鍵字： DDS AD9834 電子電路

使用基于Raspberry Pi的DDS信號(hào)發(fā)生器實(shí)現(xiàn)精確RF測(cè)試

在涉及射頻(RF)的硬件測(cè)試中，選擇可配置、已校準(zhǔn)的可靠信號(hào)源是其中最重要的方面之一。本文提供了基于Raspberry Pi的高度集成解決方案，其可用于合成RF信號(hào)發(fā)生器，輸出DC至5.5 GHz的單一頻率信號(hào)，輸出功率范圍為0 dBm至-40 dBm。所提出的系統(tǒng)基于直接數(shù)字頻率合成(DDS)架構(gòu)，并對(duì)其輸出功率與頻率特性進(jìn)行了校準(zhǔn)，可確保在整個(gè)工作頻率范圍中，輸出功率保持在所需功率水平的±0.5 dB以內(nèi)。簡(jiǎn)介RF信號(hào)發(fā)生器，尤其是微波頻率的RF信號(hào)發(fā)生器，以前通常是基于鎖相環(huán)(PLL)頻率合成器1來(lái)
關(guān)鍵字： ADI RF測(cè)試 DDS

從概念到關(guān)鍵指標(biāo)，一文弄清PLL頻率合成器那些事

因鎖相環(huán)可以實(shí)現(xiàn)輸出信號(hào)頻率對(duì)輸入信號(hào)頻率的自動(dòng)跟蹤，所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在工作的過(guò)程中，當(dāng)輸出信號(hào)的頻率與輸入信號(hào)的頻率相等時(shí)，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱的由來(lái)。因鎖相環(huán)可以實(shí)現(xiàn)輸出信號(hào)頻率對(duì)輸入信號(hào)頻率的自動(dòng)跟蹤，所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在工作的過(guò)程中，當(dāng)輸出信號(hào)的頻率與輸入信號(hào)的頻率相等時(shí)，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱的由來(lái)。什么是PL
關(guān)鍵字： PLL

微波頻率合成器提供多倍頻程覆蓋范圍和出色的相位噪聲性能

簡(jiǎn)介市場(chǎng)對(duì)更高帶寬和更高數(shù)據(jù)速率的需求日益增加，系統(tǒng)頻率和調(diào)制速率要求不斷提高。隨著曾經(jīng)用于軍事和國(guó)防領(lǐng)域的應(yīng)用進(jìn)入消費(fèi)市場(chǎng)，低功耗變得至關(guān)重要。在滿足這些要求的同時(shí)，還需要保證：不會(huì)犧牲電氣性能或功能。為了滿足這些要求，除了改善進(jìn)信噪比(SNR)、誤碼率(BER)和用戶熟悉的優(yōu)質(zhì)服務(wù)外，還必須改善本地振蕩器(LO)的相位噪聲。?新推出的?ADF5610?是一款集成式鎖相環(huán)(PLL)和壓控振蕩器(VCO)，充分體現(xiàn)了ADI致力于解決這些問(wèn)題最終取得的成果。頻率覆蓋范圍ADF5
關(guān)鍵字： SNR LO VCO LUT PLL

Indy自動(dòng)駕駛汽車(chē)挑戰(zhàn)賽采用RTI軟件制造賽車(chē)并投入競(jìng)賽

全球最大的智能機(jī)器及應(yīng)用系統(tǒng)軟件框架提供商RTI公司近日宣布，與Indy自動(dòng)駕駛汽車(chē)挑戰(zhàn)賽（Indy Autonomous Challenge ，IAC)）攜手合作，推進(jìn)相關(guān)技術(shù)研發(fā)，同時(shí)助力汽車(chē)行業(yè)新一代領(lǐng)先者脫穎而出。Indy自動(dòng)駕駛汽車(chē)挑戰(zhàn)賽是一項(xiàng)為期兩年、獎(jiǎng)金高達(dá)150萬(wàn)美元的賽事。RTI公司為全球500多名學(xué)生提供軟件，支持他們對(duì)Dallara IL-15賽車(chē)的控制系統(tǒng)進(jìn)行改造以實(shí)現(xiàn)完全自動(dòng)駕駛。學(xué)生們將于2021年10月在全球最大的賽車(chē)場(chǎng)——印第安納波利斯賽車(chē)道（Indianapolis Mo
關(guān)鍵字： IAC DDS

驅(qū)動(dòng)高壓鎖相環(huán)頻率合成器電路的VCO

鎖相環(huán)(PLL)電路是由壓控振蕩器(VCO)和鑒相器組成的反饋系統(tǒng)，振蕩器信號(hào)跟蹤施加的頻率或相位調(diào)制信號(hào)是否具有正確的頻率和相位。需要從固定低頻率信號(hào)生成穩(wěn)定的高輸出頻率時(shí)，或者需要頻率快速變化時(shí)，都可以使用PLL。典型應(yīng)用包括采用高頻率、電信和測(cè)量技術(shù)實(shí)現(xiàn)濾波、調(diào)制和解調(diào)，以及實(shí)現(xiàn)頻率合成。圖1所示為基于PLL的頻率合成器框圖。VCO生成輸出信號(hào)。通過(guò)PLL將其保持在設(shè)定頻率，并鎖定到基準(zhǔn)頻率?；鶞?zhǔn)頻率通常由非常精準(zhǔn)的石英振蕩器提供。在鎖相環(huán)電路的反饋路徑部分，在鑒相器前通過(guò)分頻器提供可調(diào)的VCO分頻
關(guān)鍵字： VCO PLL

RTI公司加入百度阿波羅自動(dòng)駕駛合作伙伴生態(tài)系統(tǒng)

RTI公司(Real-Time Innovations) 近日宣布加入百度阿波羅自動(dòng)駕駛合作伙伴生態(tài)系統(tǒng)。RTI公司是最大的智能機(jī)器-現(xiàn)實(shí)系統(tǒng)互連軟件框架提供商。阿波羅是百度公司針對(duì)無(wú)人駕駛汽車(chē)提供的開(kāi)源全棧軟件解決方案。RTI公司將與原始設(shè)備制造商、一級(jí)供應(yīng)商、開(kāi)發(fā)者平臺(tái)和創(chuàng)新企業(yè)組成精英團(tuán)隊(duì)，共同努力加速阿波羅無(wú)人駕駛操作平臺(tái)及自動(dòng)駕駛技術(shù)的開(kāi)發(fā)和應(yīng)用。百度公司從2013年開(kāi)始研發(fā)自動(dòng)駕駛技術(shù)，其阿波羅計(jì)劃已經(jīng)成為全球規(guī)模最大的開(kāi)源自動(dòng)駕駛平臺(tái)。阿波羅擁有強(qiáng)大的全球生態(tài)系統(tǒng)，包括全球各地近200家合作
關(guān)鍵字： OEM IIoT AVP DDS

Kubernetes：如何改善大型DDS系統(tǒng)中的軟件交付

系統(tǒng)管理員一致認(rèn)為：部署和管理大型分布式系統(tǒng)非常復(fù)雜。如果您有數(shù)百個(gè)應(yīng)用程序，則很難手動(dòng)執(zhí)行所有操作。為了克服這個(gè)問(wèn)題，容器技術(shù)已被廣泛應(yīng)用于各種行業(yè)的大規(guī)模分布式系統(tǒng)中。容器是打包應(yīng)用程序及其依存關(guān)系的軟件部署單元。容器技術(shù)對(duì)于數(shù)據(jù)分發(fā)服務(wù)（Data Distribution Service?）系統(tǒng)可能很有用，尤其是在您擁有大型系統(tǒng)并且需要遠(yuǎn)程部署、更新和擴(kuò)展它的情況下。在這方面，RTI公司已經(jīng)探索Docker和Kubernetes已有相當(dāng)一段時(shí)間了。作為RTI研究團(tuán)隊(duì)內(nèi)工作的一
關(guān)鍵字： DDS CNCF NAT

Teledyne e2v 提供客戶搶先實(shí)驗(yàn)最新的 Ka 頻段 DAC 板級(jí)硬體

Teledyne e2v 今日再次拓展旗下的數(shù)位類(lèi)比轉(zhuǎn)換器（DAC）IC 產(chǎn)品。透過(guò)其附帶的評(píng)估平臺(tái)，工程師可以提早將新的硬體應(yīng)用于設(shè)計(jì)專(zhuān)案中。該公司將在近期開(kāi)始提供第一波的 EV12DD700 雙通道 DAC 樣本，其運(yùn)作頻率最高可達(dá) Ka 波段。此 DAC 支援波束成形應(yīng)用，主要用于任務(wù)關(guān)鍵性的微波系統(tǒng)。其擁有 25GHz 的輸出頻寬與僅僅 3dB 的衰減值。在衰減值僅些微高于 3dB 的情況下，頻寬可更進(jìn)一步大幅提升。每一個(gè) DAC 皆內(nèi)建一系列發(fā)展成熟的信號(hào)處理功能，包括可程式化的 an
關(guān)鍵字： DAC DDS RF

RTI公司在DistribuTECH國(guó)際大展上演示電動(dòng)汽車(chē)和即插即用DER解決方案

工業(yè)物聯(lián)網(wǎng)（IIoT）互聯(lián)解決方案提供商RTI公司近日在DistribuTECH 2020國(guó)際大展的展覽和演示了兩個(gè)基于數(shù)據(jù)分發(fā)服務(wù)（DDS）標(biāo)準(zhǔn)的互操作性解決方案，有效地支持輸變電網(wǎng)克服現(xiàn)代化進(jìn)程中所遇到的挑戰(zhàn)。Distributech 2020于1月28日至30日在德克薩斯州圣安東尼奧市舉行，是全球領(lǐng)先的年度輸電及配電行業(yè)大型會(huì)展活動(dòng)。做為一項(xiàng)全球性年度盛事，DistribuTECH匯集了行業(yè)思想領(lǐng)袖以及全球公用事業(yè)、產(chǎn)品和服務(wù)提供商，共同應(yīng)對(duì)電力行業(yè)遇到的最嚴(yán)峻挑戰(zhàn)。RTI公司在所展示的解決方案旨在
關(guān)鍵字： lloT DDS