3. 

        <meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>
          


          
	
  	
          
	
          
		首頁　 
		資訊　 
		商機 　
		下載　 
		拆解 　
		高校　 
		招聘 　
		雜志　 
		會展　 
		EETV　 
		百科 　
		問答　 
		電路圖　 
		工程師手冊 　
		Datasheet　
		100例 　
		活動中心　 
		E周刊閱讀 　
		樣片申請
	
          




          
	EEPW首頁 >> 
	主題列表 >> 
	cpld／ppga
          

          
	
          
    	
          
    	  	
          
              	
                                
          
                  

                                
          
                    
          低功耗MAX II CPLD
          
                                                            
            
                    	
          • Altera 的 MAX? II CPLD 系列自從推出以來，在低功耗應(yīng)用上大展身手，特別是新的零功耗 MAX IIZ ，它的動態(tài)功耗和待機功耗都是業(yè)界最低的。 Altera新的零功耗 MAX IIZ CPLD ，在 CPLD 業(yè)界實現(xiàn)了最低的靜態(tài)和動態(tài)功耗。 Altera? CPLD 能夠幫助您提高性能，同時降低功耗。
            • 
                    	                        
          • 關(guān)鍵字：
                        Altera  低功耗  MAXII  CPLD                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          CPLD MAX II低成本架構(gòu)
          
                                                            
            
                    	
          • 基于極具突破性的新型CPLD架構(gòu)，MAX? II器件重新定義了CPLD的價值定位。傳統(tǒng)意義上，CPLD由基于宏單元的邏輯陣列塊（LAB）和特定的全局布線矩陣組成。對于基于宏單元的構(gòu)架，隨著邏輯密度的增加，布線區(qū)域呈指數(shù)性增長，因此當(dāng)密度大于512宏單元時，該架構(gòu)不具有高效的可升級性。
            • 
                    	                        
          • 關(guān)鍵字：
                        架構(gòu)  CPLD  Max                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          MAX II CPLD應(yīng)用手冊
          
                                                            
            
                    	
          • 無論是設(shè)計通信、消費、計算機或工業(yè)應(yīng)用，MAX?II器件都能夠為成本和功率受限的控制通道應(yīng)用提供所需的功能。MAX II更低的價格，更低的功率和更大的容量使其成為復(fù)雜控制應(yīng)用的理想方案，包括以往不可能在CPLD中實現(xiàn)的新應(yīng)用。MAX II器件采用了全新 CPLD體系結(jié)構(gòu)，比以往的MAX器件有重大改進。
            • 
                    	                        
          • 關(guān)鍵字：
                        應(yīng)用手冊  CPLD                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于CPLD/FPGA的出租車計費系統(tǒng)
          
                                                            
            
                    	
          • 介紹了出租車計費器系統(tǒng)的組成及工作原理，簡述了在EDA平臺上用單片CPLD器件構(gòu)成該數(shù)字系統(tǒng)的設(shè)計思想和實現(xiàn)過程。論述了車型調(diào)整模塊、計程模塊、計費模塊、譯碼動態(tài)掃描模塊等的設(shè)計方法與技巧。
            • 
                    	                        
          • 關(guān)鍵字：
                        CPLD／PPGA  硬件描述語言  出租車計費器  MAX+PLUS軟件  數(shù)字系統(tǒng)                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          用MAX＋PLUSⅡ開發(fā)Altera CPLD
          
                                                            
            
                    	
          • 介紹利用MAX＋PLUSⅡ軟件對Altera公司的CPLD進行圖形設(shè)計、編譯以及在系統(tǒng)編程的基本方法和步驟。
            • 
                    	                        
          • 關(guān)鍵字：
                        PlusⅡ軟件  CPLD  在線編程  Max                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          CPLD芯片選型（四）
          
                                                            
            
                    	
          • 目前，世界上兩大可編程邏輯芯片制造廠商Lattice、Vantis 強強聯(lián)手，其ispLSI 系列和MACH 系列CPLD 產(chǎn)品具有集成度高、速度快、可靠性強等特點，代表著該領(lǐng)域的很高水平，并且有著豐富的軟件支持，是可編程器件的首選產(chǎn)品之一。
            • 
                    	                        
          • 關(guān)鍵字：
                        可編程邏輯  Lattice  Vantis  CPLD  MACH系列  ispLSI系列                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          CPLD芯片選型（三）
          
                                                            
            
                    	
          • Xilinx CoolRunner 系列CPLD器件分CoolRunner-Ⅱ系列和CoolRunner XPLA 3系列器件。1999年8月，Xilinx收購了Philips的CoolRunner生產(chǎn)線并開始提供XPLA（eXtenden Programmable Logic Array，加強型可編程邏輯陣列）系列器件
            • 
                    	                        
          • 關(guān)鍵字：
                        Xilinx  CoolRunner  CPLD                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          CPLD芯片選型（二）
          
                                                            
            
                    	
          • Xilinx CPLD 器件可使用 Foundation 或 ISE 開發(fā)軟件進行開發(fā)設(shè)計，也可使用專門針對 CPLD 器件的 Webpack 開發(fā)軟件進行設(shè)計。XC9500系列器件分XC9500 5V器件、XC9500XL 3.3V器件和XC9500XV 2.5V器件3種類型，XC9500系列可提供從最簡單的PAL綜合設(shè)計到最先進的實時硬件現(xiàn)場升級的全套解決方案。
            • 
                    	                        
          • 關(guān)鍵字：
                        Xilinx  XC9500  CPLD                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          CPLD芯片選型（一）
          
                                                            
            
                    	
          • 經(jīng)過幾十年的發(fā)展，全球各大開發(fā)商和供貨商都開發(fā)出了多種可編程邏輯器件 . 比較典型的就是 Xilinx 公司的 FPGA 器件和 Altera 公司的 CPLD 器件系列，他們開發(fā)較早，占有大部分市場?在歐洲用 Xilinx 的人多，而 Altera 公司占有日本和亞太地區(qū)的大部分市場，在美國則是平分秋色。
            • 
                    	                        
          • 關(guān)鍵字：
                        Xilinx  Altera  芯片  選型  CPLD                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          FPGA/CPLD 的設(shè)計思想與技巧
          
                                                            
            
                    	
          • FPGA/CPLD 的設(shè)計思想與技巧是一個非常大的話題，由于篇幅所限，本文僅介紹一些常用的設(shè)計思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識地利用這些原則指導(dǎo)日后的設(shè)計工作，將取得事半功倍的效果！
            • 
                    	                        
          • 關(guān)鍵字：
                        設(shè)計思想  FPGA  CPLD                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          CPLD/FPGA技術(shù)及電子設(shè)計自動化
          
                                                            
            
                    	
          • 電子設(shè)計自動化（EDA）的實現(xiàn)是與CPLD/FPGA技術(shù)的迅速發(fā)展息息相關(guān)的。CPLD/FPGA是80年代中后期出現(xiàn)的，其特點是具有用戶可編程的特性。利用PLD/FPGA，電子系統(tǒng)設(shè)計工程師可以在實驗室中設(shè)計出專用IC，實現(xiàn)系統(tǒng)的集成，從而大大縮短了產(chǎn)品開發(fā)、上市的時間，降低了開發(fā)成本。此外，CPLD/FPGA還具有靜態(tài)可重復(fù)編程或在線動態(tài)重構(gòu)特性，使硬件的功能可象軟件一樣通過編程來修改，不僅使設(shè)計修改和產(chǎn)品升級變得十分方便，而且極大地提高了電子系統(tǒng)的靈活性和通用能力。
            • 
                    	                        
          • 關(guān)鍵字：
                        可編程邏輯器件  FPGA  CPLD  電子設(shè)計  靈活性                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于CPLD的電子存包系統(tǒng)的設(shè)計與實現(xiàn)
          
                                                            
            
                    	
          • 近年來,隨著信息科技的發(fā)展,電子存包系統(tǒng)由于其安全性高、可靠性高、方便快捷等特點,在車站碼頭、超市、圖書館、賓館、游泳館、俱樂部等公共場所及機關(guān)、企事業(yè)單位文件檔案管理等部門得到了廣泛的應(yīng)用,有著廣闊的市場前景。
            • 
                    	                        
          • 關(guān)鍵字：
                        CPLD                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          什么是CPLD
          
                                                            
            
                    	
          • CPLD（Complex Programmable Logic Device）是Complex PLD的簡稱,一種較PLD為復(fù)雜的邏輯元件。CPLD是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計方法是借助集成開發(fā)軟件平臺，用原理圖、硬件描述語言等方法，生成相應(yīng)的目標(biāo)文件，通過下載電纜（“在系統(tǒng)”編程）將代碼傳送到目標(biāo)芯片中，實現(xiàn)設(shè)計的數(shù)字系統(tǒng)。
            • 
                    	                        
          • 關(guān)鍵字：
                        CPLD                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          全面剖析SOPC
          
                                                            
            
                    	
          • SOPC一詞主要是源自Altera, 其涵義是因為目前CPLD/FPGA的容量愈來愈大, 性能愈來愈好, 加上價格下跌的推波助瀾之下, 以往ASIC產(chǎn)品才能具有的 SoC觀念, 也能移植到CPLD/FPGA上, 并且因為CPLD/FPGA的可編程(Programmable)能力, 使得CPLD/FPGA不僅能實現(xiàn)一個高復(fù)難度的系統(tǒng), 而且還能快速改變系統(tǒng)的特性. 類似的觀念也鑒于Xilinx的Platform FPGA.
            • 
                    	                        
          • 關(guān)鍵字：
                        SOPC  CPLD  FPGA                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          FPGA最小系統(tǒng)之：最小系統(tǒng)電路分析
          
                                                            
            
                    	
          • FPGA的管腳主要包括：用戶I/O（User I/O）、配置管腳、電源、時鐘及特殊應(yīng)用管腳等。其中有些管腳可有多種用途，所以在設(shè)計FPGA電路之前，需要認(rèn)真的閱讀相應(yīng)FPGA的芯片手冊。
            • 
                    	                        
          • 關(guān)鍵字：
                        Cyclone  Altera  Flash  FPGA  CPLD  SDRAM  FPGA最小系統(tǒng)                          
            • 
                   	
          
                    
          
                
          
                                                

                
          
	                
          
		                	
          
	
          
	共775條
	3/52			«
														1																2																3																4																5																6																7																8																9																10																																																																																																																																																																																																																																																																																																																																																																																																																																																																																					»
			›|
		
	
          
		                
          
	               	
          
                
          
        	
          
            
          
        
          
	
          
	
	
          

          

          
        		關(guān)于我們 - 
        		廣告服務(wù) - 
        		企業(yè)會員服務(wù) - 
        		網(wǎng)站地圖 - 
        		聯(lián)系我們 - 
        		征稿 - 
        		友情鏈接 - 
        		手機EEPW
        		
          
        		Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          
        		《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          
      			備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
      		
          
    	
          
  	





          




          



看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人

(function(){
    var bp = document.createElement('script');
    var curProtocol = window.location.protocol.split(':')[0];
    if (curProtocol === 'https') {
        bp.src = 'https://zz.bdstatic.com/linksubmit/push.js';
    }
    else {
        bp.src = 'http://push.zhanzhang.baidu.com/push.js';
    }
    var s = document.getElementsByTagName("script")[0];
    s.parentNode.insertBefore(bp, s);
})();