dsp+fpga 文章 進入dsp+fpga技術(shù)社區(qū)
什么是DSP及DSP技術(shù)詳解
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字： 數(shù)字信號處理 DSP
利用Virtex-5 FPGA實現(xiàn)最低功耗解決方案
- 過渡至65納米工藝的FPGA具備采用更小尺寸工藝所帶來的優(yōu)勢：低成本、高性能和更強的邏輯能力。盡管這些優(yōu)勢能夠為高級系統(tǒng)設(shè)計帶來激動人心的機會，但65納米工藝節(jié)點本身也帶來了新的挑戰(zhàn)。例如，在為產(chǎn)品選擇FPGA時，功耗的考慮變得越來越重要。很可能下一代設(shè)計會需要在功耗預算不變(或更小)的情況下，集成更多的特性和實現(xiàn)更高的性能。 本文將分析功耗降低所帶來的益處，還將介紹Virtex-5器件中所采用的多種技術(shù)和結(jié)構(gòu)上的革新，它們能提供功耗最低的解決方案，并且不犧牲性能。 降低功耗的好處
- 關(guān)鍵字： FPGA 低功耗 Virtex-5 靜態(tài)功耗 動態(tài)功耗
飛思卡爾推出世界首款軟ColdFire32位內(nèi)核FPGA
- 2008年6月9日，為了滿足高度定制化半導體解決方案的市場需求，飛思卡爾在Altera Cyclone III系列FPGA上推出32位V1 ColdFire內(nèi)核的首款現(xiàn)場可編程柵格陣列（FPGA）。半導體知識產(chǎn)權(quán)（IP）許可專家IPextreme公司將通過其在線Core Store™市場免費為Cyclone III客戶提供V1內(nèi)核許可。 V1 ColdFire內(nèi)核許可為那些不能通過標準嵌入式處理器和片上系統(tǒng)（SOC）器件解決其設(shè)計問題的工程師提供一款靈活、經(jīng)濟高效的解決方案。
- 關(guān)鍵字： 飛思卡爾 FPGA 內(nèi)核 Cyclone
為什么嵌入式開發(fā)人員要使用FPGA
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字： FPGA 嵌入式系統(tǒng)
DSP應用系統(tǒng)中的硬件接口電路設(shè)計
- 介紹了DSP應用系統(tǒng)的硬件接口電路：包括電平變換電路、仿真器JTAG接口電路、以及可擴展的硬件接口（如A/D、D/A、SRAM）等的設(shè)計方法，并給出了接口電路在設(shè)計時須注意的幾個問題。
- 關(guān)鍵字： DSP 應用系統(tǒng) 電路設(shè)計 硬件接口
一種基于DSP平臺的快速H.264編碼算法的設(shè)計
- 視頻壓縮編碼標準H.264／AVC是由ISO／IEC和ITU-T組成的聯(lián)合視頻專家組(JVT)制定的，他引進了一系列先進的視頻編碼技術(shù)，如4×4整數(shù)變換、空域內(nèi)的幀內(nèi)預測，多參考幀與多種大小塊的幀間預測技術(shù)等，標準一經(jīng)推出，就以其高效的壓縮性能和友好的網(wǎng)絡(luò)特性受到業(yè)界的廣泛推崇。特別是在2004年7月JVT組織做了重要的保真度范圍擴展的補充后，更加擴大了標準的應用范圍，但同時巨大的運算量卻成為其廣泛應用的瓶頸?？紤]到H.264協(xié)議實現(xiàn)的復雜度，本文的思路是：一方面提高硬件處理速度和能力，采
- 關(guān)鍵字： DSP 編碼算法 視頻壓縮編碼 編碼器 ARM CPU
Altera為SOPC Builder工具推出32位V1 ColdFire軟核
- 為幫助系統(tǒng)級設(shè)計人員在FPGA軟核處理器上有更多的選擇，Altera公司(NASDAQ: ALTR)今天宣布，F(xiàn)reescale將為SOPC Builder工具推出32位V1 ColdFire軟核。為迅速方便的使用Altera® Cyclone® III FPGA建立系統(tǒng)級設(shè)計，設(shè)計人員現(xiàn)在使用SOPC Builder工具時，可以選擇Freescale®、ARM®或者Altera軟核處理器以及50多種其他的知識產(chǎn)權(quán)(IP)模塊。 SOPC Builder是獨特的A
- 關(guān)鍵字： Altera SOPC Builder 軟核 Freescale FPGA
在采用FPGA設(shè)計DSP系統(tǒng)中仿真的重要性
- 仿真是所有系統(tǒng)成功開發(fā)的基礎(chǔ)。通過在不同條件、參數(shù)值和輸入情況下對系統(tǒng)進行高級行為仿真，工程師可以迅速找到、分離并糾正系統(tǒng)的設(shè)計問題。因為在這一階段，比較容易區(qū)分設(shè)計問題和編程問題。通過在系統(tǒng)級工作，設(shè)計人員可以確定這一階段的問題是來自設(shè)計缺陷，而不是編程問題。此外，在信號處理系統(tǒng)設(shè)計中使用基于模型的方法大大縮短了“錯誤診斷延遲”時間――從設(shè)計中出現(xiàn)錯誤到發(fā)現(xiàn)錯誤并分離錯誤的時間。
- 關(guān)鍵字： 真的 重要性 系統(tǒng) DSP FPGA 設(shè)計 采用
32位DSP兩級cache的結(jié)構(gòu)設(shè)計
- 采用自頂向下的流程設(shè)計了一款32位DSP的cache。該cache采用兩級結(jié)構(gòu)，第一級采用哈佛結(jié)構(gòu)，第二級采用普林斯頓結(jié)構(gòu)。本文詳細論述了該cache的結(jié)構(gòu)設(shè)計及采用的算法。
- 關(guān)鍵字： 結(jié)構(gòu)設(shè)計 cache 兩級 DSP 32位
全新片上可編程系統(tǒng)（SOPC）多參監(jiān)護儀專用主控板簡介
- 多參監(jiān)護儀主控板是多參監(jiān)護儀執(zhí)行信息處理的核心部件，主要解決臨床生理信息的傳輸、存儲、顯示、交換和信息數(shù)據(jù)的組合加工。特別是數(shù)字化醫(yī)院的發(fā)展，HIS、CIS 系統(tǒng)的建立和普遍使用，使得多參監(jiān)護儀不僅是一個生理參數(shù)的顯示和記錄終端，而且正成為醫(yī)療單位信息系統(tǒng)中必不可少的一個重要的臨床、生理信息平臺。它的許多技術(shù)指標直接體現(xiàn)了多參監(jiān)護儀整機的重要技術(shù)性能指標。在多參監(jiān)護儀市場競爭日趨激烈的今天，選擇一款技術(shù)既先進，性能價格比又高的主控板，無疑可以大大提高它的市場競爭力。 一、目前國內(nèi)多參監(jiān)護儀主控板
- 關(guān)鍵字： SOPC 主控板 監(jiān)護儀 ARM IP FPGA
基于FPGA的通用開關(guān)電源控制器硬件模擬開發(fā)平臺的
- 設(shè)計了一套基于FPGA的通用離線開關(guān)電源硬件模擬開發(fā)平臺，并對此硬件開發(fā)平臺的硬件組成及工作原理進行了分析。利用此硬件開發(fā)平臺對開關(guān)電源控制器進行硬件模擬，可以彌補控制芯片設(shè)計過程中軟件仿真的不足，大大縮短控制芯片開發(fā)周期。
- 關(guān)鍵字： FPGA 通用開關(guān)電源 控制器 開發(fā)平臺
ADSP-21262型DSP的監(jiān)控設(shè)計
- 1 引言 隨著數(shù)字信號處理理論的日趨完善和超大規(guī)模集成電路技術(shù)的飛速發(fā)展,在各種實時處理應用需求的推動下,數(shù)字信號處理器(DSP)也得到了越來越廣泛的應用。 DSP的監(jiān)控是DSP開發(fā)和應用中十分重要的環(huán)節(jié)。目前在DSP的開發(fā)過程中,最常用的方式是通過購買處理器的JTAG仿真器和開發(fā)軟件包實現(xiàn)對DSP的調(diào)試和監(jiān)控。JTAG調(diào)試工具的功能十分強大,對于不熟悉DSP內(nèi)部結(jié)構(gòu)和細節(jié)的開發(fā)者而言是一種非常不錯的選擇。但是此種方法也有其缺陷：首先,開發(fā)成本比較昂貴,一般購買正版仿真器和軟件包的價格都在
- 關(guān)鍵字： DSP 監(jiān)控 JTAG PC
基于DSP的音頻會議信號合成算法研究
- 隨著在數(shù)字信號處理(DSP)算法和芯片處理能力以及通信網(wǎng)絡(luò)結(jié)構(gòu)優(yōu)化等方面的不斷發(fā)展，現(xiàn)代化通信已經(jīng)迅速普及。音頻會議是眾多通信系統(tǒng)的必備功能。有多個用戶參與的音頻會議，最簡單的模式可以使用令牌控制下的互斥模式，使只有擁有發(fā)言權(quán)的那個與會者才可以講話。在這種模式下，每個與會者某一時刻只能聽到一路音頻信號，這種“半雙工”模式對于音頻會議是不方便和不實際的。 真正的電話會議應當仿真多個與會者在一個會議室進行對話的情形。但是由于與會終端在物理上并不在一起，而每個終端只有一套音頻輸
- 關(guān)鍵字： DSP 音頻會議 音頻輸出 ITU-T 有無聲檢測
dsp+fpga介紹
您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng)建詞條
dsp+fpga電路
dsp+fpga相關(guān)帖子
dsp+fpga資料下載
dsp+fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473