fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

不同的verilog代碼風(fēng)格看RTL視圖之一

　　剛開(kāi)始玩CPLD/FPGA開(kāi)發(fā)板的時(shí)候使用的一塊基于EPM240T100的板子，alter的這塊芯片雖說(shuō)功耗小體積小，但是資源還是很小的，你寫(xiě)點(diǎn)稍微復(fù)雜的程序，如果不注意coding style，很容易就溢出了。當(dāng)時(shí)做一個(gè)三位數(shù)的解碼基本就讓我苦死了，對(duì)coding style的重要性也算是有一個(gè)比較深刻的認(rèn)識(shí)了。　　后來(lái)因?yàn)橐恢痹谕鎥ilinx的spartan3 xc3s400，這塊芯片資源相當(dāng)豐富，甚至于我在它里面緩存了一幀640*480*3/8BYTE的數(shù)據(jù)都沒(méi)有問(wèn)題(VGA顯示用)。而最近
關(guān)鍵字： FPGA verilog RTL

解讀verilog代碼的一點(diǎn)經(jīng)驗(yàn)

　　學(xué)習(xí)FPGA其實(shí)也不算久，開(kāi)始的時(shí)候參考別人的代碼并不多，大多是自己寫(xiě)的，那時(shí)候做時(shí)序邏輯多一些。參加了中嵌的培訓(xùn)班，一個(gè)多月的時(shí)間在熟悉ISE軟件的使用以及verilog語(yǔ)法方面下了苦功，也參考了不少書(shū)，算是為自己打下了比較好的基礎(chǔ)。因?yàn)槟菚r(shí)候培訓(xùn)的方向是軟件無(wú)線電方面的，所以做了很多有關(guān)的模塊程序，之前的日志里也發(fā)表了很多，關(guān)鍵是一個(gè)興趣，感覺(jué)仿真后看到自己的一個(gè)個(gè)算法思想得到實(shí)現(xiàn)真有成就感。后來(lái)停了一段時(shí)間，因?yàn)閷?shí)在沒(méi)有比較有意思的活干了。　　直到前段時(shí)間開(kāi)始使用SP306的開(kāi)發(fā)板，然后會(huì)參
關(guān)鍵字： FPGA verilog

Proteus幫你輕松入門(mén)DSP（3）--SCI操作實(shí)驗(yàn)

　　一、概述　　SCI(serial communication interface)即串行通信接口，是一個(gè)雙線異步串行口，一般用作UART。TMS320F2802X的內(nèi)部具有一個(gè)SCIA模塊，每個(gè)SCI模塊都各有一個(gè)接收器和發(fā)送器。SCI的接收器和發(fā)送器各有一個(gè)4級(jí)深度的FIFO(first in first out 先入先出)隊(duì)列，它們都有自己獨(dú)立的使能位和中斷位，可以在半雙工通信中進(jìn)行獨(dú)立操作，或者在全雙工通信中進(jìn)行操作。TMS320F2802X的SCI模塊具有以下特點(diǎn)：　　1. 和普通I/
關(guān)鍵字： Proteus DSP SCI

CPLD對(duì)FPGA從并快速加載的解決方案

　　現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)作為專(zhuān)用集成電路(ASIC)領(lǐng)域的一種半定制電路，可以根據(jù)設(shè)計(jì)的需要靈活實(shí)現(xiàn)各種接口或者總線的輸出，在設(shè)備端的通信產(chǎn)品中已得到越來(lái)越廣泛的使用。FPGA是基于靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)結(jié)構(gòu)的，斷電后程序丟失后的每次上電都需要重新加載程序。且隨著FPGA規(guī)模的升級(jí)，加載程序的容量也越來(lái)越大，如Xilinx公司的Spartan - 6系列中的6SLX150T，其加載容量最大可以達(dá)到4.125 MB. 　　1 FPGA常用配置方式　　FPGA的配置數(shù)據(jù)通常存放在系統(tǒng)中的存儲(chǔ)
關(guān)鍵字： CPLD FPGA modelsim

FPGA電源設(shè)計(jì)適合并行工程嗎？

　　如果設(shè)計(jì)師可以在開(kāi)發(fā)過(guò)程早期就滿足基于FPGA的設(shè)計(jì)，提出的功耗要求和約束條件，那么在系統(tǒng)的最終實(shí)現(xiàn)階段就能形成極具競(jìng)爭(zhēng)力的優(yōu)勢(shì)。然而，根據(jù)整個(gè)技術(shù)文獻(xiàn)中這種自我暗示式的反復(fù)禱告，今天基于FPGA的系統(tǒng)中還有什么會(huì)使得完全遵循這個(gè)建議變得不切實(shí)際或過(guò)于困難呢?盡管能夠使用各種開(kāi)發(fā)工具，如專(zhuān)門(mén)針對(duì)FPGA項(xiàng)目開(kāi)發(fā)的早期功耗預(yù)估器和功耗分析器，但對(duì)電源設(shè)計(jì)師來(lái)說(shuō)，在設(shè)計(jì)過(guò)程早期就考慮最壞情況而不是最佳情況的電源系統(tǒng)是有好處的，因?yàn)樵谠S多方面仍有太多的不確定性，比如在硬件設(shè)計(jì)完成和功耗可以測(cè)量之前，靜態(tài)小電
關(guān)鍵字： FPGA 電源設(shè)計(jì)

基于單片機(jī)和FPGA設(shè)計(jì)的程控濾波器

　　以單片機(jī)和可編程邏輯器件(FPGA)為控制核心，設(shè)計(jì)了一個(gè)程控濾波器，實(shí)現(xiàn)了小信號(hào)程控放大、程控調(diào)整濾波器截止頻率和幅頻特性測(cè)試的功能。其中放大模塊由可變?cè)鲆娣糯笃鰽D603實(shí)現(xiàn)，最大增益60dB，10dB步進(jìn)可調(diào)，增益誤差小于1%.程控濾波模塊由MAX297低通濾波、TLC1068高通濾波及橢圓低通濾波器構(gòu)成，濾波模式用模擬開(kāi)關(guān)選擇。本系統(tǒng)程控調(diào)整有源濾波的-3dB截止頻率，使其在1~30kHz范圍內(nèi)可調(diào)，誤差小于1.5%.此外，采用有效值采樣芯片AD637及12位并行A/D轉(zhuǎn)換器MAX120實(shí)現(xiàn)了
關(guān)鍵字：單片機(jī) FPGA AD637

Proteus幫你輕松入門(mén)DSP（2）--GPIO操作

　　一、TMS320F2802X的GPIO概述　　TMS320F2802X的每個(gè)GPIO引腳除了具有GPIO功能外，還可復(fù)用最多三種獨(dú)立的外設(shè)功能。每個(gè)器件共有3個(gè)端口，端口A包括GPIO0-GPIO31，端口B包括GPIO32-GPIO38,模塊端口包括AIO0-AIO15. 　　下圖為T(mén)MS320F2802X典型GPIO端口A內(nèi)部結(jié)構(gòu)圖。　　二、TMS320F2802X的GPIO寄存器　　引腳功能分配、輸入限制條件，外部中斷源都是通過(guò)GPIO配置寄存器來(lái)控制。另外，你可以分配引腳將設(shè)
關(guān)鍵字： Proteus DSP

Proteus幫你輕松入門(mén)DSP（1）--環(huán)境搭建

　　Proteus軟件是英國(guó)Lab Center Electronics公司出版的EDA工具軟件公司的一款電路設(shè)計(jì)與仿真軟件，它包括ISIS，ARES等軟件模塊，其中ARES模塊主要用來(lái)完成PCB設(shè)計(jì)，而ISIS模塊主要用來(lái)完成電路原理圖的設(shè)計(jì)與仿真。Proteus的軟件仿真基于VSM技術(shù)，與其他仿真軟件的不同也是最大的優(yōu)勢(shì)在于它能夠仿真大量的單片機(jī)芯片，主要包括MCS-51系列，PIC系列，AVR系列，ARM系列等等，軟件配備了大最的單片機(jī)外圍電路與單片機(jī)配合，如鍵盤(pán)、LED、LCD、ADC、DAC、存
關(guān)鍵字： Proteus DSP

AMD嵌入式Radeon GPU加速醫(yī)療成像效能

　　AMD宣布其嵌入式 Radeon HD 7850 GPU 協(xié)助Analogic公司旗下 BK Ultrasound 醫(yī)用超音波產(chǎn)品的超音波系統(tǒng) bk3000 發(fā)揮卓越應(yīng)用效能。新款 BK Ultrasound 醫(yī)用超音波 bk3000 搭載AMD嵌入式 Radeon 繪圖技術(shù)，可望使成像及系統(tǒng)效能到全新境界。　　AMD嵌入式 Radeon HD 7850 GPU 采用AMD屢屢獲獎(jiǎng)的次世代繪圖核心(GCN)架構(gòu)為基礎(chǔ)，帶動(dòng)各種嵌入式應(yīng)用在視覺(jué)與平行處理功能提升。除了超音波外， GPGPU 的其他應(yīng)
關(guān)鍵字： AMD嵌 Radeon GPU FPGA

美高森美宣布成功完成9項(xiàng)NIST加密算法驗(yàn)證程序認(rèn)證

　　致力于在電源、安全、可靠和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation) 宣布完成9項(xiàng)全新的美國(guó)國(guó)家標(biāo)準(zhǔn)與技術(shù)研究所(National Institute of Standards and Technology, NIST)加密算法驗(yàn)證程序(CAVP)認(rèn)證。　　美高森美SmartFusion®2 SoC FPGA和 IGLOO®2 FPGA通過(guò)的認(rèn)證項(xiàng)目包括NIST “Suite B”中的AES加密/解
關(guān)鍵字：美高森美 NIST FPGA

基于CPLD和接觸式圖像傳感器的圖像采集系統(tǒng)

　　接觸式圖像傳感器CIS( CONTACT Image SENSOR )是繼CCD之后于20世紀(jì)90年代研究和開(kāi)發(fā)的一種新型光電耦合器件[1]。它將光電傳感陣列、LED光源陣列、柱狀透鏡陣列、移位寄存器和模擬開(kāi)關(guān)等集成在一個(gè)條狀方形盒內(nèi)，其工作原理與CCD較為相似，但與CCD相比，CIS具有體積小、價(jià)格低、結(jié)構(gòu)簡(jiǎn)單、安裝方便等優(yōu)點(diǎn)，目前在傳真機(jī)、掃描儀及條碼*器等領(lǐng)域可完全取代CCD圖像傳感器。　　本文介紹一種基于復(fù)雜可編程邏輯器件CPLD(Complex Programmable LOGIC DE
關(guān)鍵字： CPLD DSP 圖像傳感器

基于OV6630圖像傳感器和DSP的圖像采集系統(tǒng)設(shè)計(jì)

　　0 引言　　DSP是基于可編程超大規(guī)模集成電路和計(jì)算機(jī)技術(shù)發(fā)展起來(lái)的一門(mén)重要技術(shù)，DSP芯片的快速數(shù)據(jù)采集與處理功能以及片上集成的各種功能模塊為DSP應(yīng)用于各種場(chǎng)合提供了極大的方便。而CMOS圖像傳感器與CCD相比，由于CMOS圖像傳感器能將時(shí)序處理電路和圖像信號(hào)的前端放大與數(shù)字化部分集成　于一個(gè)芯片內(nèi)，因而其發(fā)展一直受到業(yè)界的高度重視。現(xiàn)在，隨著技術(shù)與工藝的發(fā)展，CMOS圖像傳感器不僅在噪聲上得到了有效改善，而且分辨率也得到了明顯提高。CMOS圖像傳感器將以其低廉的價(jià)格、實(shí)用的圖像質(zhì)量、高集成
關(guān)鍵字： OV6630 DSP

基于FPGA的圖像傳感器驅(qū)動(dòng)設(shè)計(jì)

　　汽車(chē)在給人們生活帶來(lái)便利的同時(shí)也帶來(lái)了交通事故。其中超速行駛是造成交通事故的重要隱患之一。據(jù)研究表明，目前針對(duì)車(chē)輛超速行駛情況的道路抓拍系統(tǒng)中所使用的圖像傳感器大多為小面陣器件，普遍為100萬(wàn)～200萬(wàn)像素,從而導(dǎo)致抓拍圖像的像素比較低、能夠同時(shí)抓拍的車(chē)道數(shù)較少等等問(wèn)題。面對(duì)這一系列問(wèn)題，大面陣的圖像傳感器便逐漸成了人們關(guān)注的熱點(diǎn)。在設(shè)計(jì)過(guò)程中，分析了具有500萬(wàn)像素的CMOS圖像傳感器MT9P401的工作模式,選用QuartusⅡ做為開(kāi)發(fā)工具，使用Verilog HDL語(yǔ)言對(duì)驅(qū)動(dòng)電路設(shè)計(jì)方案進(jìn)行了硬
關(guān)鍵字： FPGA 圖像傳感器

基于FPGA的雙圖像傳感器設(shè)計(jì)方案

　　當(dāng)人們考慮有兩個(gè)圖像傳感器的應(yīng)用時(shí)，首先很可能想到的是一個(gè)三維攝相機(jī)。不過(guò)，也有許多設(shè)計(jì)可以通過(guò)使用來(lái)自兩個(gè)圖像傳感器的數(shù)據(jù)進(jìn)行改善;一個(gè)例子是汽車(chē)司機(jī)錄像機(jī)(CDR)的黑盒子，這通常是安裝在后視鏡附近，擁有兩個(gè)攝像機(jī)(圖1)。一個(gè)攝像機(jī)朝向擋風(fēng)玻璃，而另一個(gè)攝像機(jī)指向司機(jī)。在本地的存儲(chǔ)器芯片中存儲(chǔ)攝像機(jī)的視頻，如果有意外事故或疑問(wèn)，可以進(jìn)行檢索。　　基于FPGA的雙圖像傳感器設(shè)計(jì)方案.pdf
關(guān)鍵字： FPGA 圖像傳感器

【從零開(kāi)始走進(jìn)FPGA】隨心所欲——DIY 系統(tǒng)板

　　就算你代碼再怎么牛逼，硬件描述語(yǔ)言再怎么熟練，沒(méi)有認(rèn)知FPGA的工作原理，一切都是浮云。因此，在真正開(kāi)始實(shí)戰(zhàn)演練之前，Bingo將首先介紹FPGA最小工作配置要求，以及一些基本的外設(shè)，并通過(guò)DIY CPLD/FPGA系統(tǒng)板案例的分析講解，用淺顯易懂的語(yǔ)言，讓初學(xué)者深刻認(rèn)識(shí)CPLD/FPGA的工作原理，能夠有一個(gè)更深刻的軟硬件思維。　　一、Altium Designer 09 winter 軟件介紹　　　　Layout的軟件有很多，包括Altium Designer、P
關(guān)鍵字： FPGA CPLD DIY