<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會(huì)員技術(shù)?？堎|(zhì)版免費(fèi)索閱看這里來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 為低頻開關(guān)應(yīng)用實(shí)現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實(shí)現(xiàn)車載ECU集成？來與NXP聊一聊吧！

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁 >> 主題列表 >> fpga+dsp

fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

基于TMS320VC5509 DSP的有源噪聲控制系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

基于TMS320VC5509 DSP的有源噪聲控制系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn),摘要：介紹了有源噪聲控制技術(shù)的理論基礎(chǔ)和算法，以自適應(yīng)有源噪聲前饋控制系統(tǒng)為研究核心，選用TMS320VC5509 DSP作為控制器，給出了系統(tǒng)的硬件解決方案，并用C語言編程在硬件系統(tǒng)上實(shí)現(xiàn)了基于FX-LMS算法的有源噪聲實(shí)
關(guān)鍵字：控制系統(tǒng) 設(shè)計(jì) 實(shí)現(xiàn) 噪聲有源 TMS320VC5509 DSP 基于

基于FPGA的UART接口模塊設(shè)計(jì)

基于FPGA的UART接口模塊設(shè)計(jì),UART（UniversalAnynchronousReceiverTransmitter,通用異步接收發(fā)送器）是廣泛應(yīng)用的串行數(shù)據(jù)傳輸協(xié)議之一，其應(yīng)用范圍遍及計(jì)算機(jī)外設(shè)、工控自動(dòng)化等場(chǎng)合。雖然USB傳輸協(xié)議比UART協(xié)議有更高的性能，但電路復(fù)雜開發(fā)難
關(guān)鍵字：模塊設(shè)計(jì) 接口 UART FPGA 基于

直擴(kuò)系統(tǒng)PN碼捕獲和跟蹤的FPGA實(shí)現(xiàn)

摘要：在數(shù)字匹配濾波器和超前滯后鑒相環(huán)路的理論基礎(chǔ)上，采用VHDL編程，在FPGA芯片上實(shí)現(xiàn)PN碼捕獲和跟蹤的電路。詳細(xì)討論了各電路模塊的設(shè)計(jì)實(shí)現(xiàn)方法。完成電路的仿真驗(yàn)證，給出了仿真波形。結(jié)果表明電路工作正?？?/li>
關(guān)鍵字： FPGA 直擴(kuò)系統(tǒng) PN碼

基于FPGA的電梯控制系統(tǒng)設(shè)計(jì)

摘要：介紹了基于FPGA的四層電梯控制系統(tǒng)的設(shè)計(jì)。該系統(tǒng)采用Altera公司的CycloneⅡ系列FPGA芯片EP2C5T144作為主控制芯片，采用Verilog-HDL編程描述，實(shí)現(xiàn)對(duì)電梯的智能控制，經(jīng)仿真驗(yàn)證，完成所要求功能。該設(shè)計(jì)采用模
關(guān)鍵字： FPGA 電梯控制系統(tǒng)設(shè)計(jì)

用LabVIEW FPGA模塊實(shí)現(xiàn)不同時(shí)鐘域的數(shù)據(jù)連續(xù)傳輸

摘要：為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當(dāng)帶來的數(shù)據(jù)不連續(xù)問題，結(jié)合LabVIEWFPGA的編程特點(diǎn)和DMA FIFO的工作原理，提出了一種設(shè)定FIFO深度的方法。對(duì)FIFO不同深度的實(shí)驗(yàn)表明，采用該方法設(shè)定的FIFO深
關(guān)鍵字： LabVIEW FPGA 模塊傳輸

基于FPGA的高速自適應(yīng)格型濾波器的實(shí)現(xiàn)

摘要：針對(duì)高速高靈敏度數(shù)字信號(hào)處理時(shí)對(duì)于自適應(yīng)濾波器的數(shù)值特性和實(shí)時(shí)性的要求，在一種自適應(yīng)格型聯(lián)合濾波器的基礎(chǔ)上提出算法改進(jìn)，采用馳豫超前流水線技術(shù)和時(shí)序重構(gòu)技術(shù)，在損失較小濾波性能的情況下，在FPGA中
關(guān)鍵字： FPGA 濾波器

cpld fpga 區(qū)別

系統(tǒng)的比較,與大家共享：盡管ＦＰＧＡ和ＣＰＬＤ都是可編程ＡＳＩＣ器件,有很多共同特點(diǎn),但由于ＣＰＬＤ和ＦＰＧＡ結(jié)構(gòu)上的差異,具有各自的特點(diǎn):①ＣＰＬＤ更適 ...
關(guān)鍵字： cpld fpga

用一個(gè)時(shí)鐘在FPGA中計(jì)算直方圖

直方圖對(duì)數(shù)字?jǐn)?shù)據(jù)的分析通常是一種有用的工具。不過，要從一個(gè)直方圖獲得可靠的結(jié)果，必須獲得大量數(shù)據(jù)，通常是要...
關(guān)鍵字： FPGA

數(shù)字控制的開關(guān)電源設(shè)計(jì)方案

引言在高功率因數(shù)校正AC/DC電路中廣泛采用UC3842、UC3855A等專用控制芯片來實(shí)現(xiàn)功率因數(shù)校正，而在...
關(guān)鍵字：數(shù)字控制開關(guān)電源 DSP

基于DSP和PCI總線的通信數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

隨著數(shù)字信號(hào)處理器性能的不斷提高及其成本與售價(jià)的大幅下降，數(shù)字信號(hào)處理應(yīng)用領(lǐng)域飛速擴(kuò)展，信號(hào)處理進(jìn)入...
關(guān)鍵字： DSP PCI總線通信數(shù)據(jù)采集

基于FPGA的UART接口開發(fā)方案

由于FPGA的功能日益強(qiáng)大，開發(fā)周期短、可重復(fù)編程等優(yōu)點(diǎn)也越來越明顯，可以在FPGA芯片上集成UART功能模塊，從...
關(guān)鍵字： FPGA UART接口

紅外目標(biāo)識(shí)別跟蹤系統(tǒng)的DSP+FPGA實(shí)現(xiàn)

紅外目標(biāo)識(shí)別跟蹤系統(tǒng)的DSP+FPGA實(shí)現(xiàn),現(xiàn)場(chǎng)可編程門陣列(FPGA)是在專用ASIC的基礎(chǔ)上發(fā)展出來的，它克服了專用ASIC不夠靈活的缺點(diǎn)。與其他中小規(guī)模集成電路相比，其優(yōu)點(diǎn)主要在于它有很強(qiáng)的靈活性，即其內(nèi)部的具體邏輯功能可以根據(jù)需要配置，對(duì)電路的修改和
關(guān)鍵字： DSP FPGA 實(shí)現(xiàn) 系統(tǒng) 跟蹤目標(biāo) 識(shí)別紅外

通過開源API進(jìn)行DSP視頻處理

通過開源API進(jìn)行DSP視頻處理,數(shù)字信號(hào)處理器(DSP)具有出色的多媒體性能。一般而言，它們運(yùn)行編解碼器所需的周期只有通用處理器(GPP)內(nèi)核的40%到50%。DSP還能提供比ASIC大得多的靈活性和可重配置性。但迄今為止，要在數(shù)字視頻應(yīng)用中運(yùn)用DSP，編程
關(guān)鍵字：視頻處理 DSP 進(jìn)行開源 API 通過

基于DSP的覆冰機(jī)器人控制系統(tǒng)研究

基于DSP的覆冰機(jī)器人控制系統(tǒng)研究,DSP（digital signal processor）是一種獨(dú)特的微處理器，是以數(shù)字信號(hào)來處理大量信息的器件。其工作原理是接收模擬信號(hào)，轉(zhuǎn)換為0或1的數(shù)字信號(hào)。再對(duì)數(shù)字信號(hào)進(jìn)行修改、刪除、強(qiáng)化，并在其他系統(tǒng)芯片中把數(shù)字?jǐn)?shù)據(jù)解譯
關(guān)鍵字：研究控制系統(tǒng) 機(jī)器人 DSP 基于

FPGA實(shí)現(xiàn)OFDM水聲通信系統(tǒng)定時(shí)同步

FPGA實(shí)現(xiàn)OFDM水聲通信系統(tǒng)定時(shí)同步,引言　　正交頻分復(fù)用(Orthogonal Frequency Division Multiplexing，OFDM)技術(shù)是一種多載波調(diào)制技術(shù)，它將寬帶信道分解為相互正交的一組窄帶子信道，利用各個(gè)子信道進(jìn)行并行數(shù)據(jù)傳輸，因此其頻譜利用率高、抗多徑衰
關(guān)鍵字：系統(tǒng) 定時(shí) 同步通信水聲實(shí)現(xiàn) OFDM FPGA

共9854條 355/657 |‹ « 353 354 355 356 357 358 359 360 361 362 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。創(chuàng)建詞條

fpga+dsp電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計(jì)的方法
一種基于DSP和USB的指紋識(shí)別系統(tǒng)設(shè)計(jì)
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)

fpga+dsp相關(guān)帖子

MCU、DSP、PLC的優(yōu)缺點(diǎn)對(duì)比
RDMA IP 設(shè)計(jì)簡(jiǎn)介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷
TC264如何外掛FPGA？

fpga+dsp資料下載

萊迪思CertusPro-NX 高級(jí)通用FPGA
手把手教你學(xué)習(xí)FPGA—LED篇
萊迪思L-ASC10
萊迪思Platform Manager 2
基于FPGA的多路光電編碼器數(shù)據(jù)采集系統(tǒng)
基于DSP的有源電力濾波器設(shè)計(jì)方案
萊迪思CrossLink
萊迪思 MachXO2 FPGA

fpga+dsp專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();