3. 

        <meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>
          


          
	
  	
          
	
          
		首頁(yè)　 
		資訊　 
		商機(jī) 　
		下載　 
		拆解 　
		高校　 
		招聘 　
		雜志　 
		會(huì)展　 
		EETV　 
		百科 　
		問(wèn)答　 
		電路圖　 
		工程師手冊(cè) 　
		Datasheet　
		100例 　
		活動(dòng)中心　 
		E周刊閱讀 　
		樣片申請(qǐng)
	
          




          
	EEPW首頁(yè) >> 
	主題列表 >> 
	verilog-xl
          

          
	
          
    	
          
    	  	
          
              	
                                
          
                  

                                
          
                    
          Verilog模擬PS2協(xié)議的方法
          
                                                            
                                        
            
                    	
          • Verilog模擬PS2協(xié)議的方法,PS2協(xié)議讀鍵盤(pán)值相當(dāng)簡(jiǎn)單嘛，比模擬SPI、I2C簡(jiǎn)單多了...下面介紹一下具體過(guò)程.1.明確接線(xiàn)關(guān)系，只需接4根線(xiàn)，VCC要+5V，3.3我測(cè)試過(guò)不能用，時(shí)鐘和數(shù)據(jù)線(xiàn)要用bidir雙向口線(xiàn)，F(xiàn)PGA可以不用外接上拉電阻。另外，USB鍵盤(pán)
            • 
                    	                        
          • 關(guān)鍵字：
                        方法  協(xié)議  PS2  模擬  Verilog                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          可以將第三方的IP(來(lái)自VHDL或Verilog)吸納到NI Fl
          
                                                            
            
                    	
          • 如果適配器模塊是由NI公司開(kāi)發(fā)的，那么不需要任何VHDL或其他硬件描述語(yǔ)言的經(jīng)驗(yàn)。所有的FPGA編程均通過(guò)NI LabVIEW FPGA模塊和NI-RIO驅(qū)動(dòng)程序軟件以圖形化的方式完成。如果該適配器模塊是由第三方開(kāi)發(fā)的，則或許提供定
            • 
                    	                        
          • 關(guān)鍵字：
                        FlexRIO  Verilog  VHDL  IP                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于FPGA和Verilog的液晶顯示控制器設(shè)計(jì)
          
                                                            
                                        
            
                    	
          • 液晶顯示器由于具有低壓、微功耗、顯示信息量大、體積小等特點(diǎn)，在移動(dòng)通信終端、便攜計(jì)算機(jī)、GPS衛(wèi)星定位系統(tǒng)等領(lǐng)域有廣泛用途，成為使用量最大的顯示器件。液晶顯示控制器作為液晶驅(qū)動(dòng)電路的核心部件通常由集成電路
            • 
                    	                        
          • 關(guān)鍵字：
                        控制器  設(shè)計(jì)  液晶顯示  Verilog  FPGA  基于                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          CY7C68013與FPGA接口的Verilog HDL實(shí)現(xiàn)
          
                                                            
            
                    	
          • 0 引 言USB(通用串行總線(xiàn))是英特爾、微軟、IBM、康柏等公司1994年聯(lián)合制定的一種通用串行總線(xiàn)規(guī)范，它解決了與網(wǎng)絡(luò)通信問(wèn)題，而且端口擴(kuò)展性能好、容易使用。最新的USB2.0支持3種速率：低速1.5 Mbit/s，全速12 Mbit/
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  C68013  68013  FPGA                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于XCR3032的大容量FLASH存儲(chǔ)器接口設(shè)計(jì)
          
                                                            
            
                    	
          • 摘要：提出一種使用Xilinx公司生產(chǎn)的低功耗CPLD芯片XCR3032來(lái)實(shí)現(xiàn)微控制器與大容量FLASH存儲(chǔ)器相接口的...
            • 
                    	                        
          • 關(guān)鍵字：
                        XCR3032  FLASH存儲(chǔ)器  K9K1G08U0M  Verilog  HDL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          verilog PS2鍵盤(pán)解碼源程序
          
                                                            
            
                    	
          • 之前探討過(guò)PS/2鍵盤(pán)編解碼以及數(shù)據(jù)傳輸協(xié)議，這次自己動(dòng)手實(shí)現(xiàn)了利用FPGA接收鍵盤(pán)編碼，然后通過(guò)串口傳輸?shù)絇C。做的比較簡(jiǎn)單，只是通過(guò)FPGA把大寫(xiě)字母A-Z轉(zhuǎn)換成相應(yīng)的ASCII碼，只要字母按鍵被按下，就能在串口調(diào)試助
            • 
                    	                        
          • 關(guān)鍵字：
                        源程序  解碼  鍵盤(pán)  PS2  verilog                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          FPGA入門(mén)知識(shí)
          
                                                            
                                        
            
                    	
          • 目前以硬件描述語(yǔ)言(Verilog 或 VHDL)所完成的電路設(shè)計(jì)，可以經(jīng)過(guò)簡(jiǎn)單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測(cè)試，是現(xiàn)代 IC 設(shè)計(jì)驗(yàn)證的技術(shù)主流。這些可編輯元件可以被用來(lái)實(shí)現(xiàn)一些基本的邏輯門(mén)電路(比如AND、OR、XOR、NOT)或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器(Flip-flop)或者其他更加完整的記憶塊。

            • 
                    	                        
          • 關(guān)鍵字：
                        賽靈思  FPGA  Verilog                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于Verilog HDL的I2C總線(xiàn)分析器
          
                                                            
            
                    	
          • 提出了采用VerilogHDL設(shè)計(jì)I2C總線(xiàn)分析器的方法，該I2C總線(xiàn)分析器支持三種不同的工作模式：被動(dòng)、主機(jī)和從...
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  HDL  I2C總線(xiàn)分析器                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Verilog HDL阻塞屬性探究及其應(yīng)用
          
                                                            
            
                    	
          • Verilog HDL中，有兩種過(guò)程賦值方式，即阻塞賦值(blocking)和非阻塞賦值(nonblocking)。阻塞賦值執(zhí)行時(shí)，RHS(right hand statement)估值與更新LHS(left hand statement)值一次執(zhí)行完成，計(jì)算完畢，立即更新。在執(zhí)行時(shí)
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  HDL  阻塞屬性                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于Verilog硬件描述語(yǔ)言的AES密碼算法實(shí)現(xiàn)
          
                                                            
            
                    	
          • 　　0 引言　　密碼模塊是安全保密系統(tǒng)的重要組成部分，其核心任務(wù)就是加/解密數(shù)據(jù)。目前，分組密碼算法AES以 ...
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  AES密碼算法                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于Verilog HDL濾波器的設(shè)計(jì)
          
                                                            
                                        
            
                    	
          • 　現(xiàn)代計(jì)算機(jī)和通信系統(tǒng)中廣泛采用數(shù)字信號(hào)處理的技術(shù)和方法，其基本思路是先把信號(hào)用一系列的數(shù)字來(lái)表示，然后對(duì)這些數(shù)字信號(hào)進(jìn)行各種快速的數(shù)學(xué)運(yùn)算。其目的是多種多樣的，有的是為了加密，有的是為了去掉噪聲等無(wú)
            • 
                    	                        
          • 關(guān)鍵字：
                        設(shè)計(jì)  濾波器  HDL  Verilog  基于                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn)
          
                                                            
            
                    	
          • 基于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn),目標(biāo)：在xo640上實(shí)現(xiàn)一個(gè)簡(jiǎn)單的Uart，能夠解析串口數(shù)據(jù)，并在寄存器中存儲(chǔ)，用FIFO實(shí)現(xiàn)數(shù)據(jù)的傳遞。那么后期可以通過(guò)開(kāi)發(fā)板上的串口經(jīng)CPLD訪問(wèn)各種數(shù)據(jù)。比如PC=CPLD=EEPROM等等，極大方便后期的開(kāi)發(fā)和調(diào)試。       
            • 
                    	                        
          • 關(guān)鍵字：
                        FPGA/CPLD  實(shí)現(xiàn)  UART  簡(jiǎn)易  Verilog  基于                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          博客園正式支持Verilog語(yǔ)法著色功能
          
                                                            
            
                    	
          • 博客園正式支持Verilog語(yǔ)法著色功能,以前在貼Verilog代碼時(shí)，都只能挑C++或者C#的語(yǔ)法著色，但兩者的主題詞畢竟不太一樣，透過(guò)dudu的幫助，我將Verilog 2001年的主題詞加上了，現(xiàn)在博客園也能漂亮的顯示Verilog代碼了!!介紹
            以下是個(gè)典型的Verilog代碼
            • 
                    	                        
          • 關(guān)鍵字：
                        著色  功能  語(yǔ)法  Verilog  正式  支持  博客                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          智能卡控制器IP核的設(shè)計(jì)與實(shí)現(xiàn)
          
                                                            
            
                    	
          • 摘要：本文介紹了一款兼容ISO7816-3協(xié)議的智能卡控制器IP核。該IP核能實(shí)現(xiàn)對(duì)智能卡的探測(cè)、電源管理、復(fù)位和...
            • 
                    	                        
          • 關(guān)鍵字：
                        ASIC  ISO7816  智能卡  IP核  Verilog  語(yǔ)言                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          ST-BUS總線(xiàn)接口模塊的Verilog HDL設(shè)計(jì)
          
                                                            
                                        
            
                    	
          • ST-BUS總線(xiàn)接口模塊的Verilog HDL設(shè)計(jì),ST-BUS是廣泛應(yīng)用于E1通信設(shè)備內(nèi)部的一種模塊間通信總線(xiàn)。結(jié)合某專(zhuān)用通信系統(tǒng)E1接口轉(zhuǎn)換板的設(shè)計(jì)，本文對(duì)ST-BUS總線(xiàn)進(jìn)行了介紹，討論了ST-BUS總線(xiàn)接口收發(fā)模塊的設(shè)計(jì)方法，給出了Verilog HDL實(shí)現(xiàn)和模塊的時(shí)序仿真圖。
            • 
                    	                        
          • 關(guān)鍵字：
                        HDL  設(shè)計(jì)  Verilog  模塊  總線(xiàn)  接口  ST-BUS                          
            • 
                   	
          
                    
          
                
          
                                                

                
          
	                
          
		                	
          
	
          
	共188條
	10/13		|‹
			«
																																															4																5																6																7																8																9																10																11																12																13							»
			
	
          
		                
          
	               	
          
                
          
        	
          
            
          
        
          
	
          
	
          
  		
          
    		
          
      			
          
          			
          verilog-xl介紹
          
      			
          
		      	
          
		      			      			      	您好，目前還沒(méi)有人創(chuàng)建詞條verilog-xl!
           
		      	歡迎您創(chuàng)建該詞條，闡述對(duì)verilog-xl的理解，并與今后在此搜索verilog-xl的朋友們分享。    創(chuàng)建詞條
		      			      	
          
    		
          
  		
          
  		  		  		
  		  		  		
  		  		  		
  		  		            
        		  		
          
    		
          
      			
          
        			
          熱門(mén)主題
          
      			
          
      			
          
       	          						Verilog-XL   
										樹(shù)莓派   
					linux   
      			
          
    		
          
  		
          
		
          
	
          
	
          

          

          
        		關(guān)于我們 - 
        		廣告服務(wù) - 
        		企業(yè)會(huì)員服務(wù) - 
        		網(wǎng)站地圖 - 
        		聯(lián)系我們 - 
        		征稿 - 
        		友情鏈接 - 
        		手機(jī)EEPW
        		
          
        		Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          
        		《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          
      			備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
      		
          
    	
          
  	





          




          



看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人

(function(){
    var bp = document.createElement('script');
    var curProtocol = window.location.protocol.split(':')[0];
    if (curProtocol === 'https') {
        bp.src = 'https://zz.bdstatic.com/linksubmit/push.js';
    }
    else {
        bp.src = 'http://push.zhanzhang.baidu.com/push.js';
    }
    var s = document.getElementsByTagName("script")[0];
    s.parentNode.insertBefore(bp, s);
})();