vhdl-cpld 文章進(jìn)入vhdl-cpld技術(shù)社區(qū)

【從零開始走進(jìn)FPGA】隨心所欲——DIY 系統(tǒng)板

　　就算你代碼再怎么牛逼，硬件描述語言再怎么熟練，沒有認(rèn)知FPGA的工作原理，一切都是浮云。因此，在真正開始實戰(zhàn)演練之前，Bingo將首先介紹FPGA最小工作配置要求，以及一些基本的外設(shè)，并通過DIY CPLD/FPGA系統(tǒng)板案例的分析講解，用淺顯易懂的語言，讓初學(xué)者深刻認(rèn)識CPLD/FPGA的工作原理，能夠有一個更深刻的軟硬件思維。　　一、Altium Designer 09 winter 軟件介紹　　　　Layout的軟件有很多，包括Altium Designer、P
關(guān)鍵字： FPGA CPLD DIY

基于JTAG的調(diào)試器、接口及控制器等經(jīng)典設(shè)計匯總

　　JTAG(JointTestActionGroup，聯(lián)合測試行動組)是一種國際標(biāo)準(zhǔn)測試協(xié)議(IEEE1149.1兼容)。標(biāo)準(zhǔn)的JTAG接口是4線——TMS、TCK、TDI、TDO，分別為模式選擇、時鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。JTAG的主要功能有兩種，一類用于測試芯片的電氣特性，檢測芯片是否有問題，另一類用于Debug，對各類芯片以及其外圍設(shè)備進(jìn)行調(diào)試。本文介紹基于JTAG的調(diào)試器及接口設(shè)計，供大家參考。　　基于Flash和JTAG接口的FPGA多配置系統(tǒng) 　　本文選用大容
關(guān)鍵字： CPLD IEEE1149.1 CPU

FIR濾波器設(shè)計方案匯總，包括FPGA、DSP、MATLAB等架構(gòu)

　　FIR濾波器，有限長單位沖激響應(yīng)濾波器，又稱為非遞歸型濾波器，是數(shù)字信號處理系統(tǒng)中最基本的元件，它可以在保證任意幅頻特性的同時具有嚴(yán)格的線性相頻特性，同時其單位抽樣響應(yīng)是有限長的，因而濾波器是穩(wěn)定的系統(tǒng)。因此，F(xiàn)IR濾波器在通信、圖像處理、模式識別等領(lǐng)域都有著廣泛的應(yīng)用。本文著重介紹基于不同結(jié)構(gòu)的FIR濾波器的設(shè)計方案，供大家參考。　　基于FPGA 的FIR 數(shù)字濾波器設(shè)計方案　　基于FPGA分布式算法的低通FIR濾波器的設(shè)計與實現(xiàn) 　　二維FIR濾波器的FPGA實現(xiàn) 　　基于XC2V10
關(guān)鍵字： Simulink VHDL EDA技

基于CPLD的LED點陣顯示控制器

　　現(xiàn)場可編程器件(FPGA和CPLD)等ISP器件無須編程器，利用器件廠商提供的編程套件，采用自頂而下的模塊化設(shè)計方法，使用原理圖或硬件描述語言(VHDL)等方法來描述電路邏輯關(guān)系，可直接對安裝在目標(biāo)板上的器件編程。它易學(xué)、易用、簡化了系統(tǒng)設(shè)計，減小了系統(tǒng)規(guī)模，縮短設(shè)計周期，降低了生產(chǎn)設(shè)計成本，從而給電子產(chǎn)品的設(shè)計和生產(chǎn)帶來了革命性的變化。　　1、系統(tǒng)結(jié)構(gòu)及工作原理　　LED點陣顯示控制的傳統(tǒng)方式是采用單片機(jī)或系統(tǒng)機(jī)作為CPU來實現(xiàn)，當(dāng)系統(tǒng)顯示的信息比較多時，由于單片機(jī)的輸入/輸出端口(I/O)
關(guān)鍵字： CPLD LED FPGA

基于單片機(jī)和CPLD的LED點陣書寫顯示屏設(shè)計

　　設(shè)計并制作了一個基于16×16LED點陣模塊的書寫顯示屏。當(dāng)光筆觸及點陣模塊表面時,先由光筆檢測觸及位置處點的掃描微亮信號以獲取其行列坐標(biāo),再依據(jù)功能需求決定該坐標(biāo)處的點是否點亮至人眼可見的顯示狀態(tài),從而在屏上實現(xiàn)"點亮、劃亮、反顯、整屏擦除、筆畫擦除、對象拖移、連寫多字"等書寫顯示功能。　　基于單片機(jī)和CPLD的LED點陣書寫顯示屏設(shè)計.pdf
關(guān)鍵字：單片機(jī) CPLD LED

基于PIC單片機(jī)的SPWM控制技術(shù)

　　引言　　在UPS等電力電子設(shè)備中，控制方法是核心技術(shù)。早期的控制方法使得輸出為矩形波，諧波含量較高，濾波困難。SPWM技術(shù)較好地克服了這些缺點。目前SPWM的產(chǎn)生方法很多，匯總?cè)缦隆? 　　1)利用分立元件，采用模擬、數(shù)字混和電路生成SPWM波。此方法電路復(fù)雜，實現(xiàn)困難且不易改進(jìn); 　　2)由SPWM專用芯片SA828系列與微處理器直接連接生成SPWM波，SA828是由規(guī)則采樣法產(chǎn)生SPWM波的，相對諧波較大且無法實現(xiàn)閉環(huán)控制; 　　3)利用CPLD(復(fù)雜可編程邏輯器件)設(shè)計，實現(xiàn)數(shù)字式SPW
關(guān)鍵字： PIC SPWM CPLD

基于CPLD的串并轉(zhuǎn)換和高速USB通信設(shè)計

　　摘要：CPLD可編程技術(shù)具有功能集成度高、設(shè)計靈活、開發(fā)周期短、成本低等特點。介紹基于ATMEL　公司的CPLD芯片ATF1508AS設(shè)計的串并轉(zhuǎn)換和高速USB及其在高速高精度數(shù)據(jù)采集系統(tǒng)中的應(yīng)用。　　關(guān)鍵詞：CPLD 串并轉(zhuǎn)換 USB 　　可編程邏輯器件(PLD)是20世紀(jì)70年代在ASIC設(shè)計的基礎(chǔ)上發(fā)展起來的一種劃時代的新型邏輯器件。自PLD器件問世以來，制造工藝上采用TTL、CMOS、ECL及靜態(tài)RAM技術(shù)，器件類型有PROM、EPROM、 E2PROM、FPLA、PAL、GAL、PML
關(guān)鍵字： ATMEL CPLD USB

基于CPLD的OMA-L137與ADS1178數(shù)據(jù)通信設(shè)計方案

　　引言　　串行外圍設(shè)備接口(Serial Peripheral InteRFace，SPI)總線技術(shù)是Motorola公司推出的一種高速同步串行輸入/輸出接口，近年來廣泛應(yīng)用于外部移位寄存器、D/A轉(zhuǎn)換器、 A/D轉(zhuǎn)換器、串行EEPROM、LED顯示器等外部設(shè)備的拓展。SPI總線是一種三線同步總線(CLK、SI-MO、SOMI)，可以共享，便于組成帶多個SPI接口的控制系統(tǒng)。其傳輸速率可編程，連接線少，具有良好的拓展性。　　ADS1178是一款典型的具有SPI接口的A/D轉(zhuǎn)換器，它可以方便地與
關(guān)鍵字： CPLD OMA-L137 ADS1178

一種基于CPLD實現(xiàn)QPSK調(diào)制電路設(shè)計

　　QPSK是數(shù)字通信系統(tǒng)中一種常用的多進(jìn)制調(diào)制方式。其調(diào)制的基本原理：對輸入的二進(jìn)制序列按每兩位碼元分為一組，用載波的四種相位表征它們。實際上QPSK信號是兩路正交雙邊帶信號。現(xiàn)在人們對通信的要求越來越高，高速率、大容量、以及多業(yè)務(wù)，這些對有限的頻譜資源構(gòu)成了大的挑戰(zhàn)。因此，對相移鍵控的研究具有重要意義，因為信道條件的限制，大多數(shù)數(shù)字通信系統(tǒng)采用了對幅度波動不敏感的頻移鍵控、相移鍵控和相應(yīng)的派生調(diào)制方式。　　基于以上QPSK調(diào)制，本設(shè)計基于CPLD采用相位選擇法來實現(xiàn)調(diào)制。　　1。 QPSK調(diào)制
關(guān)鍵字： CPLD QPSK 調(diào)制

基于CMOS圖像傳感器的指紋識別設(shè)計

　　引　言　　CMOS圖像傳感器是近年來得到快速發(fā)展的一種新型固態(tài)圖像傳感器。它將圖像傳感部分和控制電路高度集成在同一芯片里，體積明顯減小、功耗也大大降低，滿足了對高度小型化、低功耗成像系統(tǒng)的要求。與傳統(tǒng)的CCD圖像傳感器相比，CMOS圖像傳感器還具有集成度高、控制簡單、價格低廉等諸多優(yōu)點。因此隨著CMOS集成電路工藝的不斷進(jìn)步和完善，CMOS圖像傳感器已經(jīng)廣泛應(yīng)用于各種通用圖像采集系統(tǒng)中。同時作為一種PC機(jī)與外圍設(shè)備間的高速通信接口，USB具有許多突出的有點：連接簡便，可熱插拔，無需定位及運(yùn)行安裝
關(guān)鍵字： CMOS USB CPLD

基于CPLD的異步ASI/SDI信號電復(fù)接光傳輸設(shè)備設(shè)計

　　引言　　近年來，隨著計算機(jī)、數(shù)字網(wǎng)絡(luò)和電視技術(shù)的飛速發(fā)展，人們對高質(zhì)量電視圖像的需求不斷提高，我國廣播電視事業(yè)日新月異、迅猛發(fā)展。四年前開通的數(shù)字電視衛(wèi)星廣播，目前已形成相當(dāng)規(guī)模。數(shù)字?jǐn)z錄、數(shù)字特技、非線性編輯系統(tǒng)、虛擬演播室、數(shù)字轉(zhuǎn)播車、網(wǎng)絡(luò)硬盤陣列以及機(jī)械手?jǐn)?shù)字播放系統(tǒng)等設(shè)備，已陸續(xù)進(jìn)入中央電視臺和各省市級電視臺。標(biāo)準(zhǔn)高清晰度數(shù)字電視SDTV/HDTV已列為國家重大科研產(chǎn)業(yè)工程項目，試驗播出已在中央廣播電視塔上進(jìn)行。目前，我國數(shù)字電視節(jié)目制作和數(shù)字電視地面廣播已在緊鑼密鼓地推進(jìn)，而&ldquo
關(guān)鍵字： CPLD ASI/SDI 光傳輸設(shè)備

基于FPGA/CPLD的VGA顯示系統(tǒng)設(shè)計

　　VGA(視頻圖形陣列Video Graphics Array)是IBM在1987年隨PS/2機(jī)一起推出的一種視頻傳輸標(biāo)準(zhǔn)，具有分辨率高、顯示速率快、顏色豐富等優(yōu)點，在彩色顯示器領(lǐng)域得到了廣泛的應(yīng)用。　　目前 VGA技術(shù)的應(yīng)用還主要基于 VGA顯示卡的，而在一些既要求顯示彩色高分辨率圖像又不使用計算機(jī)的設(shè)備上，VGA技術(shù)的應(yīng)用卻很少。本文對基于 FPGA/CPLD的嵌入式 VGA顯示的實現(xiàn)方法進(jìn)行了研究。　　基于 FPGA/CPLD的嵌入式 VGA顯示系統(tǒng)，可以在不使用 VGA顯示卡的情況下實現(xiàn)
關(guān)鍵字： FPGA CPLD VGA

基于晶體管圖示儀的CPLD控制器設(shè)計

　　晶體管圖示儀是電路設(shè)計中常用的電子儀器，它能夠顯示晶體管的輸入特性、輸出特性和轉(zhuǎn)移特性等多種曲線和參數(shù)。它不僅可以測量晶體二極管和三極管，還可以測量場效應(yīng)管、隧道二極管、單結(jié)晶體管、可控硅和光耦等器件。但傳統(tǒng)的晶體管圖示儀存在著電路復(fù)雜，體積龐大，示波管的顯示屏小，功耗大，價格昂貴等缺點。隨著計算機(jī)軟硬件技術(shù)、單片機(jī)技術(shù)和EDA技術(shù)的不斷發(fā)展及其在電工電子測量技術(shù)的應(yīng)用，晶體管圖示儀在結(jié)構(gòu)、工作原理和功能上發(fā)生很大變化，成為數(shù)字化和智能化的虛擬儀器。本文設(shè)計的晶體管圖示儀就是這樣一種新型儀器，除改善了
關(guān)鍵字： CPLD 晶體管圖示儀單結(jié)晶體管

一種基于通用型PCI接口的VHDL-CPLD設(shè)計

　　用CPLD設(shè)計所構(gòu)成的CPI接口系統(tǒng)具有簡潔、可靠等優(yōu)點，是一種行之有效的設(shè)計途徑。很多技術(shù)雜志和網(wǎng)站上，都有不少用CPLD設(shè)計PCI 常規(guī)傳輸系統(tǒng)的文章。但用這些方法在MzxPlusII、Fundition等環(huán)境下進(jìn)行模擬仿真時，其產(chǎn)生的時序往往與PCI規(guī)范有很大出入。雖然 Altera 等公司推出PCI核可以直接使用，但這樣的內(nèi)核占用CPLD資源較多，且能適配的器件種類少，同時價格也高，在實際設(shè)計應(yīng)用中有很大的局限性。因此，使用通用型CPLD器件設(shè)計簡易型PCI接口有很大的現(xiàn)實意義。在Compac
關(guān)鍵字： PCI VHDL-CPLD Compact接口

基于CPLD的CCD Sensor驅(qū)動電路設(shè)計

　　0 引言　　視覺信息是客觀世界中非常豐富，非常重要的部分。隨著多媒體系統(tǒng)的發(fā)展，圖像傳感器應(yīng)用越來越廣泛。不僅用于攝錄像機(jī)，安保產(chǎn)品、數(shù)碼相機(jī)及計算機(jī)鏡頭等，而且開始用于傳統(tǒng)上的非視像產(chǎn)品，如移動電話、個人數(shù)字助理(PDA)等。傳送優(yōu)良的圖像，兼顧體積小、重量輕、噪聲低、速度快等優(yōu)點，CCD圖像傳感器是一個不錯的選擇。　　CCD(電荷耦合器件)作為一種光電轉(zhuǎn)換器件，應(yīng)用的關(guān)鍵技術(shù)是產(chǎn)生正確的驅(qū)動器信號和相應(yīng)的控制信號。不同型號的CCD，驅(qū)動信號時序千差萬別：有高速CCD驅(qū)動，高幀率CCD驅(qū)動
關(guān)鍵字： CPLD CCD Sensor ICX285AL