<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應用和發(fā)展結合超寬帶測距和雷達功能以實現(xiàn)高級IoT應用來這里瞧瞧NXP技術培訓視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> vhdl-cpld

vhdl-cpld 文章進入vhdl-cpld技術社區(qū)

FPGA實戰(zhàn)演練邏輯篇3：FPGA與CPLD

盡管很多人聽說過FPGA和CPLD，但是關于FPGA與CPLD之間的區(qū)別，了解的人可能不是很多。雖然FPGA與CPLD都是“可反復編程的邏輯器件”，但是在技術上
關鍵字： FPGA 實戰(zhàn)演練 CPLD

基于CPLD實現(xiàn)QPSK調制電路的設計

QPSK是數(shù)字通信系統(tǒng)中一種常用的多進制調制方式。其調制的基本原理：對輸入的二進制序列按每兩位碼元分為一組，用載波的四種相位表征它們。實際
關鍵字： QPSK調制 CPLD

基于MAX 7 0 0 0A與CYUSB3014的USB3.0數(shù)據采集系統(tǒng)

基于MAX 7 0 0 0A與CYUSB3014的USB3.0數(shù)據采集系統(tǒng)的設計, 0 引言目前高速數(shù)據采集技術越來越得到人們的重視，傳統(tǒng)的USB 2.0采集平臺理論帶寬只有480 Mbps，實際傳輸能力只有30 Mb/s左右，而USB 3.0采集平臺理論帶寬達到了5Gbps，能有效解決USB2.0采集系統(tǒng)的缺陷。目前一些
關鍵字： USB3．0 CPLD CYUSB3014 數(shù)據采集

一種通用基于CPLD實現(xiàn)的CAN接口連接設計

一種通用基于CPLD實現(xiàn)的CAN接口連接設計, 摘要：介紹一種基于CPLD實現(xiàn)的DSP或ARM處理器與CAN總線控制器SJA1000接口連接設計。通常DSP或ARM處理器都有獨立的地址和數(shù)據總線，而SJA1000采用的是地址、數(shù)據分時復用總線，它們不能直接連接。該設計主要是通過CP
關鍵字： CPLD CAN控制器 SJA1000T ARM DSP 微處理器

微軟計劃以FPGA提升數(shù)據中心服務器效能

微軟計劃以FPGA提升數(shù)據中心服務器效能, 微軟(Microsoft)正探索將現(xiàn)場可編程閘陣列(FPGA)導入其資料中心伺服器的可能性。雖然目前這還只是一個初步的概念，但它可望緩減目前在網路效能所面臨的挑戰(zhàn)。微軟伺服器工程副總裁Kushagra Vaid在日前舉行的Linley
關鍵字：微軟 FPGA IP 嵌入式 PLD CPLD SoC

EDA技術在數(shù)字電路設計方案中的影響

　　隨著科學研究與技術開發(fā)市場化，采用傳統(tǒng)電子設計手段在較短時間內完成復雜電子系統(tǒng)設計，已經越來越難完成了。EDA(EleCTRonICs Design Automation)技術是隨著集成電路和計算機技術飛速發(fā)展應運而生一種高級、快速、有效電子設計自動化工具?！　?、EDA技術　　EDA(電子線路設計座自動化)是以計算機為工作平臺、以硬件描述語言(VHDL)為設計語言、以可編程器件(CPLD/FPGA)為實驗載體、以ASIC/SOC芯片為目標器件、進行必要元件建模和系統(tǒng)仿真電子產品自
關鍵字： EDA VHDL

【E課題】FPGA/CPLD數(shù)字電路原理介紹

　　當產生門控時鐘的組合邏輯超過一級時，證設計項目的可靠性變得很困難。即使樣機或仿真結果沒有顯示出靜態(tài)險象，但實際上仍然可能存在著危險。通常，我們不應該用多級組合邏輯去鐘控PLD設計中的觸發(fā)器?！　D1給出一個含有險象的多級時鐘的例子。時鐘是由SEL引腳控制的多路選擇器輸出的。多路選擇器的輸入是時鐘(CLK)和該時鐘的2分頻 (DIV2)。由圖1的定時波形圖看出，在兩個時鐘均為邏輯1的情況下，當SEL線的狀態(tài)改變時，存在靜態(tài)險象。險象的程度取決于工作的條件。多級邏輯的險象是可以去除的
關鍵字： FPGA CPLD

數(shù)字電路設計入門之數(shù)字設計的任務和兩項基本功

　　這次我們講一講如何入門學習硬件描述語言和數(shù)字邏輯電路;學習數(shù)字邏輯電路，我推薦的一本書就是--《數(shù)字設計-原理與實踐》，其他的深入點可以看看《完整數(shù)字設計》;而對于硬件描述語言呢?有兩個原則，一個是買書的原則，一個是看書的原則。首先，你必須買兩類書，一類是語法書，平常使用的時候可以查一查某些語法;一類是，對語言的使用的講解和使用的方法(如何書寫RTL，如何設計電路，如何調試代碼，使用仿真器等);我用過一年的VHDL和兩年的Verilog;作為過來人，我想介紹一些比較好的書給入門者，避免大家走彎路。
關鍵字： VHDL Verilog

一種帶電流檢測非互補式PWM 產生電路設計

　　摘要: 高壓鈉燈是城市照明的重要設備, 其供電電源對照明節(jié)能的效果和鈉燈工作的可靠性具有十分重要的意義。針對交流調壓電源應用于城市路燈節(jié)能照明這一特殊場合, 分析了其帶電流檢測的非互補式控制方式的工作過程, 并采用CPLD 設計了一種相應的PWM 時序產生電路, 節(jié)能照明電源采用此種斬波時序電路后可以帶感性、阻性、容性負載, 工作穩(wěn)定?！　? 引言　　近年來, 城市的照明節(jié)能工作
關鍵字： PWM CPLD

FPGA實戰(zhàn)演練邏輯篇：FPGA與CPLD

　　盡管很多人聽說過FPGA和CPLD，但是關于FPGA與CPLD之間的區(qū)別，了解的人可能不是很多。雖然FPGA與CPLD都是“可反復編程的邏輯器件”，但是在技術上卻有一些差異。簡單地說，F(xiàn)PGA就是將CPLD的電路規(guī)模、功能、性能等方面強化之后的產物。(特權同學版權所有) 　　一般而言， FPGA與CPLD之間的區(qū)別如表1.1所示。(特權同學版權所有) 　　表1.1 FPGA和CPLD的比較　　 ? 　　總而言之，F(xiàn)PGA和CPLD最大的區(qū)別是他們的存儲
關鍵字： FPGA CPLD

基于CPLD的光伏逆變器鎖相及保護電路設計

　　0 引言　　在光伏并網系統(tǒng)的逆變器電路中，對電網電壓的鎖相是一項關鍵技術。由于電力系統(tǒng)在工作時會產生較大的電磁干擾，因此，其簡單的鎖相方法很容易受到干擾而失鎖，從而導致系統(tǒng)無法正常運行。在這種情況下，設計采用對電網電壓進行過零檢測后再將信號送人CPLD，然后由CPLD實現(xiàn)對電網電壓進行數(shù)字鎖相的方法，可以有效地防止相位因干擾而發(fā)生抖動或者失鎖的現(xiàn)象，保證系統(tǒng)的正常運行。另外，本系統(tǒng)還使用CPLD對DSP產生的PWM波控制信號和系統(tǒng)運行時的各項參數(shù)進行監(jiān)控，一旦發(fā)現(xiàn)異常，立即使系統(tǒng)停機，并通知DSP
關鍵字：濾波器 CPLD 光伏逆變器

基于DSP+CPLD的伺服控制卡的設計

　　0 引言　　隨著先進制造技術的迅速發(fā)展，對運動控制的精度要求也越來越高，而運動伺服控制系統(tǒng)的性能很大程度上取決于伺服控制算法，通過運動控制與智能控制的融合，從改進傳統(tǒng)的PID控制，到現(xiàn)代的最優(yōu)控制、自適應控制、智能控制技術，應用先進的智能控制策略達到高質量的運動控制效果，已經成為當前研究的一個熱點。　　由于運動伺服控制系統(tǒng)中存在負載模型參數(shù)的變化，機械摩擦、電機飽和等非線性因素，造成受控對象的非線性和模型不確定性，使得需要依靠精確的數(shù)學模型，系統(tǒng)模型參數(shù)的常規(guī)PID控制很難獲得超高精度、快響
關鍵字： DSP CPLD

基于CPLD的編碼器解碼接口、PWM輸出方案及其在運動控制卡和伺服驅動器中的應用

　　引言　　在數(shù)控機床或其他數(shù)控設備中，往往都會用到光柵尺或編碼器等位置傳感部件，用以來測量機械運動部件的實際運動位置及速度信息。那么光柵尺或編碼器測量到的數(shù)值，就需要專門的接收部件來處理。一般的編碼器輸出的信號是AB(或ABZ)相正交編碼信號，之所以這樣編碼也是為了將方向信息加入碼流，同時也有利抗干擾等方面的處理。因此在接收這個信號時就需要專門的解碼接口電路，將所得的數(shù)據也就是實際運動位置/位置信息傳遞給處理單元，或通過總線(比如PCI)傳遞給數(shù)控設備的中央控制系統(tǒng)中，讓控制系統(tǒng)的軟硬件根據測來的實
關鍵字： PWM CPLD

基于FPGA的伺服驅動器分周比設計與實現(xiàn)

　　引言　　電動機是各類數(shù)控機床的重要執(zhí)行部件。要實現(xiàn)對電動機的精確位置控制，轉子的位置必須能夠被精確的檢測出來。光電編碼器是目前最常用的檢測器件。光電編碼器分為增量式、絕對式和混合式。其中，增量式以其構造簡單，機械壽命長，易實現(xiàn)高分辨率等優(yōu)點，已被廣泛采用。增量式光電編碼器輸出有A，B，Z三相信號，其中A相和B相相位相差90°，Z相是編碼器的“零位”，每轉只輸出一個脈沖。在應用中，經常需要對A相、B相正交脈沖按照一定的比例，即分周比進行分頻。分頻的難點是，無論設定分
關鍵字： FPGA VHDL

基于AT89S52和CPLD的數(shù)字轉速表設計

　　介紹了以89S52單片機和復雜可編程邏輯器件(CPLD)為核心的數(shù)字轉速表的設計。采用CPLD來實現(xiàn)轉速、周期、脈寬和占空比的測量計數(shù)，單片機完成測試控制、數(shù)據處理和顯示輸出。同時，運用等精度的設計方法，克服了基于傳統(tǒng)測速原理轉速表的測量精度隨被測轉速的下降而降低的缺點。實驗結果表明，所設計的數(shù)字轉速表性能穩(wěn)定，測量精度高。　　基于單片機和CPLD的數(shù)字轉速表設計
關鍵字： AT89S52 CPLD

共994條 13/67 |‹ « 11 12 13 14 15 16 17 18 19 20 » ›|

vhdl-cpld介紹

您好，目前還沒有人創(chuàng)建詞條vhdl-cpld!
歡迎您創(chuàng)建該詞條，闡述對vhdl-cpld的理解，并與今后在此搜索vhdl-cpld的朋友們分享。創(chuàng)建詞條

vhdl-cpld電路

利用CPLD實現(xiàn)多路數(shù)據采集
CPLD單穩(wěn)態(tài)電子電路設計詳解
采用CPLD電器定時開關控制系統(tǒng)電路
單片機驅動CPLD的PWM正弦信號發(fā)生器設計

vhdl-cpld相關帖子

請問如何使用GPIFExample10.img和CPLDasFifoMaster.xsvf測試讀?。?/a>

CPLD與FPGA之間通信
資料分享 | 講義《VHDL編程風格與技巧》pdf下載
選擇VHDL還是Verilog.pdf
CPLD技術及其應用
VHDL算術邏輯器件設計.pdf
基于VHDL的4PSK調制器設計與仿真.pdf
【科普】FPGA和CPLD的特點及區(qū)別

vhdl-cpld資料下載

VHDL語言基礎的學習課件免費下載
Altera FPGA_CPLD設計（實例源代碼）
Altera FPGA CPLD學習筆記
CPLD/FPGA的基本知識
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
VHDL編程風格.pdf
PLDFPGA 結構與原理初步.pdf

熱門主題

VHDL-CPLD 樹莓派 linux

關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社版權所有北京東曉國際技術信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();