vhdl-cpld 文章進(jìn)入vhdl-cpld技術(shù)社區(qū)

新型SDH系統(tǒng)設(shè)計(jì)及FPGA仿真

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： VHDL 發(fā)接復(fù)用器 DH系統(tǒng) FPGA仿真

基于VHDL和發(fā)接復(fù)用器的SDH系統(tǒng)設(shè)計(jì)及FPGA仿真,　　針對(duì)目前國內(nèi)SDH系統(tǒng)中還沒有一個(gè)專門的E1分接復(fù)用芯征，本文介紹一種用高級(jí)硬件描述語言VHDL及狀態(tài)轉(zhuǎn)移圖完成該發(fā)接復(fù)用器的設(shè)計(jì)的新型設(shè)計(jì)方法及其FPGA實(shí)現(xiàn)。并給出了用Xilinx FoundaTIon tools EDA軟件設(shè)計(jì)的
關(guān)鍵字：設(shè)計(jì) FPGA 仿真系統(tǒng) SDH VHDL 復(fù)用器基于

　　臭氧發(fā)生器供電電源是臭氧發(fā)生器的重要組成部分，供電電源的電壓、頻率和波形是影響臭氧發(fā)生器效率的重要因素。發(fā)生器的結(jié)構(gòu)、氣源和冷卻系統(tǒng)確定后，電源系統(tǒng)的性能與品質(zhì)就成為影響發(fā)生器效率的關(guān)鍵?！　? 系
關(guān)鍵字：軟硬件設(shè)計(jì) 控制系統(tǒng) 電源 CPLD 臭氧基于

聲發(fā)射技術(shù)是光纖傳感技術(shù)和聲發(fā)射技術(shù)相結(jié)合的產(chǎn)物，是目前聲發(fā)射技術(shù)的發(fā)展趨勢(shì)。它將高靈敏度聲發(fā)射傳...
關(guān)鍵字： CPLD FPGA 信號(hào)傳輸聲發(fā)射

基于FPGA和VHDL語言的多按鍵狀態(tài)識(shí)別系統(tǒng),　這里提出一種利用FPGA的I/0端口數(shù)多和可編程的特點(diǎn)，采用VHDL語言的多按鍵狀態(tài)識(shí)別系統(tǒng)，實(shí)現(xiàn)識(shí)別60個(gè)按鍵自由操作，并簡(jiǎn)化MCU的控制信號(hào)?！　? 系統(tǒng)設(shè)計(jì)方案　　FPGA是一種可編程邏輯器件，它具有良好性能、極高
關(guān)鍵字：狀態(tài) 識(shí)別系統(tǒng) 按鍵語言 FPGA VHDL 基于

設(shè)計(jì)了基于CPLD的數(shù)字電壓表，采用CPLD器件作為核心處理電路，用單片機(jī)進(jìn)行控制，能較好地減小外界干擾，提高分...
關(guān)鍵字： CPLD 數(shù)字電壓表單片機(jī)

為了實(shí)現(xiàn)實(shí)時(shí)便攜式數(shù)字圖像穩(wěn)定系統(tǒng)的現(xiàn)場(chǎng)應(yīng)用，設(shè)計(jì)一種基于DSP C6416的實(shí)時(shí)數(shù)字圖像穩(wěn)定系統(tǒng)。該系統(tǒng)由CPLD進(jìn)行處理邏輯和視頻同步控制，通過兩個(gè)雙端口RAM作為數(shù)據(jù)輸入和輸出的高速緩存，將DSP上的4個(gè)Bank信號(hào)中的8位和RAM的32位接口間進(jìn)行數(shù)據(jù)轉(zhuǎn)換，并使用EDMA技術(shù)進(jìn)行數(shù)據(jù)傳輸。系統(tǒng)工作時(shí)，通過對(duì)片內(nèi)Cache中數(shù)據(jù)區(qū)和程序區(qū)的合理分配，QDMA將于預(yù)處理處理數(shù)據(jù)讀入片內(nèi)，達(dá)到高速處理的目的。最后討論了使用內(nèi)聯(lián)函數(shù)和線性流水技術(shù)，加快算法軟件的執(zhí)行速度，實(shí)現(xiàn)高速實(shí)時(shí)圖像穩(wěn)定處理。
關(guān)鍵字： CPLD DSP 實(shí)時(shí)數(shù)字圖像

基于CPLD與μC/OS -Ⅱ的斷路器智能控制單元設(shè)計(jì),　　本文介紹的智能控制單元采用數(shù)字信號(hào)處理器(DSP)及嵌入式實(shí)時(shí)操作系統(tǒng)完成各種數(shù)據(jù)的處理、通信和算法的設(shè)計(jì)，而狀態(tài)量的采集和執(zhí)行信號(hào)輸出將由復(fù)雜可編程邏輯器(CPLD)完成，主要是基于CPLD內(nèi)部硬件電路結(jié)構(gòu)的可
關(guān)鍵字：單元設(shè)計(jì) 智能控制斷路器 CPLD C/OS 基于

基于DSP與CPLD的三相五電平變頻器PWM脈沖發(fā)生器,　　1 引言　　近年來,多電平變換器成為電力電子研究的熱點(diǎn)之一,它主要面向中壓大功率的應(yīng)用場(chǎng)合。目前,有三種基本的多電平變換器拓?fù)浣Y(jié)構(gòu)[1]：①二極管箝位型;②飛跨電容型;③級(jí)聯(lián)型?！　追N拓?fù)浣Y(jié)構(gòu)各有其優(yōu)缺點(diǎn)
關(guān)鍵字： PWM 脈沖發(fā)生器變頻器電平 DSP CPLD 三相五基于

0引言CMI碼是傳號(hào)反轉(zhuǎn)碼的簡(jiǎn)稱，它是一種應(yīng)用于PCM四次群和光纖傳輸系統(tǒng)中的常用線路碼型，具有碼變...
關(guān)鍵字： CPLD FPGA CMI編碼

摘要：介紹了SDH系統(tǒng)中的接口電路――數(shù)字分接復(fù)用器的VHDL設(shè)計(jì)及FPGA實(shí)現(xiàn)。該分接復(fù)用器電路用純數(shù)字同步方式實(shí)現(xiàn)，可完成SDH系統(tǒng)接口電路中7路（可擴(kuò)展為N路）E1數(shù)據(jù)流的分接和復(fù)用。該設(shè)計(jì)顯示了用高級(jí)硬件描述語
關(guān)鍵字： FPGA VHDL SDH 接口

基于 CPLD EPM570T100C5的通用直流調(diào)速模塊設(shè)計(jì),本文針對(duì)常見調(diào)速應(yīng)用，采用可控硅做為調(diào)速元件，采用EPM570T100C5設(shè)計(jì)和實(shí)現(xiàn)了一個(gè)通用直流調(diào)速模塊，為實(shí)現(xiàn)遠(yuǎn)距離控制內(nèi)置了RS 485通信和簡(jiǎn)單通信協(xié)議。采用EPM570T100C5作為控制核心，電路簡(jiǎn)潔，輸出控制脈沖精確
關(guān)鍵字：調(diào)速模塊設(shè)計(jì) 直流通用 CPLD EPM570T100C5 基于

基于CPLD器件設(shè)計(jì)的單穩(wěn)態(tài)電路,隨著電子技術(shù)特別是數(shù)字集成電路技術(shù)的迅猛發(fā)展，市面上出現(xiàn)了FPGA、CPLD等大規(guī)模數(shù)字集成電路，并且其工作速度和產(chǎn)品質(zhì)量不斷提高。利用大規(guī)模數(shù)字集成電路實(shí)現(xiàn)常規(guī)的單穩(wěn)態(tài)集成電路所實(shí)現(xiàn)的功能，容易滿足寬度、精
關(guān)鍵字：穩(wěn)態(tài) 電路設(shè)計(jì) 器件 CPLD 基于