<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> vhdl-cpld

          基于嵌入式系統(tǒng)中DRAM控制器的CPLD解決方案

          • 80C186XL16位嵌入式微處理器是Intel公司在嵌入式微處理器市場(chǎng)的上導(dǎo)產(chǎn)品之一,已廣泛應(yīng)用于電腦終端、程控交換和工控等領(lǐng)域。在該嵌入式微處理器片內(nèi),集成有DRAM RCU單元,即DRAM刷新控制單元。RCU單元可以自動(dòng)產(chǎn)生
          • 關(guān)鍵字: 嵌入式系統(tǒng)  DRAM控制器  CPLD  

          FPGA與CPLD的辨別和分類

          • FPGA與CPLD的辨別和分類主要是根據(jù)其結(jié)構(gòu)特點(diǎn)和工作原理。通常的分類方法是:將以乘積項(xiàng)結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為CPLD,如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)
          • 關(guān)鍵字: FPGA  CPLD  辨識(shí)  

          基于CPLD/FPGA的VHDL語(yǔ)言電路優(yōu)化設(shè)計(jì)

          • 杜志傳,鄭建立(上海理工大學(xué) 醫(yī)療器械與食品學(xué)院 上海 200093)0 引 言VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言,是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)
          • 關(guān)鍵字: VHDL  CPLD/FPGA  電路設(shè)計(jì)  優(yōu)化  

          用于VHDL的DRAM控制器設(shè)計(jì)

          • 80C186XL16位嵌入式微處理器是Intel公司在嵌入式微處理器市場(chǎng)的上導(dǎo)產(chǎn)品之一,已廣泛應(yīng)用于電腦終端、程控交換和工控等領(lǐng)域。在該嵌入式微處理器片內(nèi),集成有DRAM RCU單元,即DRAM刷新控制單元。RCU單元可以自動(dòng)產(chǎn)
          • 關(guān)鍵字: 80C186XL    CPLD    DRAM控制器    VHDL  

          PLD將憑借高效低耗挑戰(zhàn)消費(fèi)電子領(lǐng)域

          • 可編程邏輯器件(PLD)的兩種主要類型是現(xiàn)場(chǎng)可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)。根據(jù)半導(dǎo)體行業(yè)協(xié)會(huì)提供的數(shù)據(jù),PLD現(xiàn)在是半導(dǎo)體行業(yè)中增長(zhǎng)最快的領(lǐng)域之一,高性能PLD現(xiàn)在已經(jīng)從采用最先進(jìn)的標(biāo)準(zhǔn)單元技術(shù)制
          • 關(guān)鍵字: PLD  FPGA  CPLD  

          東亞LTE設(shè)備需求強(qiáng)勁 FPGA喜迎4G商機(jī)

          • 東亞地區(qū)長(zhǎng)程演進(jìn)計(jì)畫(LTE)設(shè)備需求,驅(qū)動(dòng)現(xiàn)場(chǎng)可編程閘陣列(FPGA)業(yè)者營(yíng)收攀升。2014年中國(guó)大陸及臺(tái)灣陸續(xù)啟動(dòng)LTE商轉(zhuǎn),帶動(dòng)龐大的LTE設(shè)備購(gòu)置及基礎(chǔ)建設(shè)投資潮,深耕通訊領(lǐng)域有成的FPGA業(yè)者也趁著這波潮流搭上順風(fēng)
          • 關(guān)鍵字: 4G  LTE  FPGA  IP  嵌入式  PLD  CPLD  

          CPLD 實(shí)現(xiàn)DDS 信號(hào)源的設(shè)計(jì)

          • 中文摘要:利用CPLD 在高速數(shù)據(jù)處理方面的特點(diǎn)設(shè)計(jì)出以VHDL 硬件描述語(yǔ)言為設(shè)計(jì)輸入, 以AL TERA 公司的 EPM 7256 芯片為設(shè)計(jì)載體, 基于DDS 技術(shù)的任意波形信號(hào)發(fā)生器。該信號(hào)發(fā)生器能同時(shí)輸出兩路信號(hào), 輸出信號(hào)的頻
          • 關(guān)鍵字: CPLD  DDS 信號(hào)源  設(shè)計(jì)  

          對(duì) Verilog 和 VHDL 說(shuō)再見!

          • 上周我跟我同事說(shuō),“ 兩種語(yǔ)言阻礙了嵌入式系統(tǒng)開發(fā)人員和軟件工程師借助Zynq SOCs來(lái)提升系統(tǒng)性能。”那就是“Verilog” 和 “VHDL”正如期待那樣,這已經(jīng)得到了解決—因?yàn)镾D
          • 關(guān)鍵字: Verilog    VHDL    SDSoC  

          基于FPGA的天線選通電路設(shè)計(jì)

          • 某定向設(shè)備采用多普勒效應(yīng)測(cè)向原理,即當(dāng)天線振子做圓周運(yùn)動(dòng)時(shí),天線振子本身與目標(biāo)信號(hào)源就會(huì)產(chǎn)生相對(duì)速度,使振子感應(yīng)到的信號(hào)產(chǎn)生了多普勒頻移,通過(guò)對(duì)振子感應(yīng)信號(hào)相位的處理,從而達(dá)到測(cè)向的目的。而為了提高天
          • 關(guān)鍵字: FPGA  VHDL  選通電路  分頻  

          基于CPLD的FPGA從并快速加載方案

          • 現(xiàn)場(chǎng)可編程門陣列(FPGA)作為專用集成電路(ASIC)領(lǐng)域的一種半定制電路,可以根據(jù)設(shè)計(jì)的需要靈活實(shí)現(xiàn)各種接口或者總線的輸出,在設(shè)備端的通信產(chǎn)品中已得到越來(lái)越廣泛的使用。FPGA 是基于靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)結(jié)構(gòu)的,
          • 關(guān)鍵字: FPGA    CPLD    控制器    從并    加載  

          異步FIFO在DSP圖像采集系統(tǒng)中的應(yīng)用

          • 引言基于DSP的圖像采集與處理系統(tǒng)與傳統(tǒng)的PC端的系統(tǒng)相比,具有功耗低、攜帶方便、處理速度快的特點(diǎn),被廣泛使用在圖像采集與處理領(lǐng)域。DSP(Digital Signal Process or)芯片也稱數(shù)字信號(hào)處理器,是TI公司推出的專
          • 關(guān)鍵字: 異步FIFO  TVP5150  DSP  中斷  CPLD  

          機(jī)載導(dǎo)彈一控四電動(dòng)舵機(jī)控制器研究與設(shè)計(jì)

          • 電動(dòng)舵機(jī)作為導(dǎo)彈飛行的執(zhí)行機(jī)構(gòu),其體積重量的減少有利于導(dǎo)彈性能的提升。為了減小體積重量和節(jié)約成本,電動(dòng)舵機(jī)采用三相無(wú)刷直流電機(jī)+滾珠絲杠直連式結(jié)構(gòu),采用一個(gè)控制器來(lái)控制四路舵機(jī)。介紹了控制器的硬件結(jié)構(gòu)方案和控制策略,控制器以DSP+CPLD為核心架構(gòu),采用位置、速度雙閉環(huán)PI控制,實(shí)現(xiàn)單一控制器同時(shí)控制四套電動(dòng)舵機(jī)相互獨(dú)立工作。實(shí)驗(yàn)結(jié)果表明,控制器可以正常工作,舵機(jī)帶寬可達(dá)到25Hz。
          • 關(guān)鍵字: 電動(dòng)舵機(jī)  DSP  CPLD  三相無(wú)刷直流電機(jī)  

          上海安路科技宣布國(guó)內(nèi)首款ELF系列非易失性CPLD產(chǎn)品開始批量供貨

          •   上海安路信息科技有限公司宣布在其主力FPGA產(chǎn)品EAGLE系列之外,再添CPLD產(chǎn)品ELF系列。本次增添的器件包括ELF300和ELF650,目前公司開始對(duì)這兩顆器件批量供貨。   ELF系列CPLD作為擁有軟、硬件完全知識(shí)產(chǎn)權(quán)的國(guó)內(nèi)首款非易失性無(wú)限重構(gòu)可編程邏輯器件,ELF的量產(chǎn)將打破國(guó)外巨頭在CPLD市場(chǎng)長(zhǎng)期壟斷的局面。CPLD被廣泛應(yīng)用于消費(fèi)類、通信、工控、加密、汽車、醫(yī)療、軍工航天等等多個(gè)領(lǐng)域。   上海安路銷售副總裁盧鵬表示:“ELF相比同等規(guī)模國(guó)外器件,將提供給客戶更好
          • 關(guān)鍵字: 上海安路  CPLD  

          基于CAN總線的多通道實(shí)時(shí)模擬器設(shè)計(jì)

          •   CAN總線與一般的串行通信總線相比,它的數(shù)據(jù)通信具有可靠性高,實(shí)時(shí)性高,靈活性強(qiáng)等優(yōu)點(diǎn),不僅廣泛應(yīng)用于汽車行業(yè),而且擴(kuò)展到了機(jī)械工業(yè)、機(jī)器人、數(shù)控機(jī)床等諸多領(lǐng)域。尤其在大量數(shù)據(jù)通信處理中,高可靠性及實(shí)時(shí)響應(yīng)的場(chǎng)合,單通道CAN總線不能滿足實(shí)際通信的要求。為此,介紹一種基于多通道實(shí)時(shí)CAN模擬器的設(shè)計(jì)方案。   步驟/方法   1   CAN總線與一般的串行通信總線相比,它的數(shù)據(jù)通信具有可靠性高,實(shí)時(shí)性高,靈活性強(qiáng)等優(yōu)點(diǎn),不僅廣泛應(yīng)用于汽車行業(yè),而且擴(kuò)展到了機(jī)械工業(yè)、機(jī)器人、數(shù)控機(jī)床等諸多領(lǐng)域。尤
          • 關(guān)鍵字: CAN  CPLD  

          微軟計(jì)劃以FPGA提升數(shù)據(jù)中心服務(wù)器效能

          • 微軟計(jì)劃以FPGA提升數(shù)據(jù)中心服務(wù)器效能, 微軟(Microsoft)正探索將現(xiàn)場(chǎng)可編程閘陣列(FPGA)導(dǎo)入其資料中心伺服器的可能性。雖然目前這還只是一個(gè)初步的概念,但它可望緩減目前在網(wǎng)路效能所面臨的挑戰(zhàn)。微軟伺服器工程副總裁Kushagra Vaid在日前舉行的Linley
          • 關(guān)鍵字: 微軟  FPGA  IP  嵌入式  PLD  CPLD  SoC  
          共994條 12/67 |‹ « 10 11 12 13 14 15 16 17 18 19 » ›|
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();