vhdl-cpld 文章進(jìn)入vhdl-cpld技術(shù)社區(qū)

Verilog HDL和VHDL的比較

這兩種語言都是用于數(shù)字電子系統(tǒng)設(shè)計(jì)的硬件描述語言，而且都已經(jīng)是 IEEE 的標(biāo)準(zhǔn)。 VHDL 1987 年成為標(biāo)準(zhǔn)，而 Verilog 是 1995 年才成為標(biāo)準(zhǔn)的。這個(gè)是因?yàn)?VHDL 是美國軍方組織開發(fā)的，而 Verilog 是一個(gè)公司的私有財(cái)產(chǎn)轉(zhuǎn)化而來的。為什么 Verilog 能成為 IEEE 標(biāo)準(zhǔn)呢？它一定有其優(yōu)越性才行，所以說 Verilog 有更強(qiáng)的生命力。
關(guān)鍵字： Verilog VHDL HDL

什么是VHDL?

VHDL 語言的英文全名是 Very High Speed Integrated Circuit Hardware Description Language ，即超高速集成電路硬件描述語言。 HDL 發(fā)展的技術(shù)源頭是：在 HDL 形成發(fā)展之前，已有了許多程序設(shè)計(jì)語言，如匯編、 C 、 Pascal 、 Fortran 、 Prolog 等。
關(guān)鍵字： VHDL

FPGA/CPLD 的設(shè)計(jì)思想與技巧

FPGA/CPLD 的設(shè)計(jì)思想與技巧是一個(gè)非常大的話題，由于篇幅所限，本文僅介紹一些常用的設(shè)計(jì)思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識(shí)地利用這些原則指導(dǎo)日后的設(shè)計(jì)工作，將取得事半功倍的效果！
關(guān)鍵字：設(shè)計(jì)思想 FPGA CPLD

CPLD/FPGA技術(shù)及電子設(shè)計(jì)自動(dòng)化

電子設(shè)計(jì)自動(dòng)化（EDA）的實(shí)現(xiàn)是與CPLD/FPGA技術(shù)的迅速發(fā)展息息相關(guān)的。CPLD/FPGA是80年代中后期出現(xiàn)的，其特點(diǎn)是具有用戶可編程的特性。利用PLD/FPGA，電子系統(tǒng)設(shè)計(jì)工程師可以在實(shí)驗(yàn)室中設(shè)計(jì)出專用IC，實(shí)現(xiàn)系統(tǒng)的集成，從而大大縮短了產(chǎn)品開發(fā)、上市的時(shí)間，降低了開發(fā)成本。此外，CPLD/FPGA還具有靜態(tài)可重復(fù)編程或在線動(dòng)態(tài)重構(gòu)特性，使硬件的功能可象軟件一樣通過編程來修改，不僅使設(shè)計(jì)修改和產(chǎn)品升級(jí)變得十分方便，而且極大地提高了電子系統(tǒng)的靈活性和通用能力。
關(guān)鍵字：可編程邏輯器件 FPGA CPLD 電子設(shè)計(jì) 靈活性

基于CPLD的電子存包系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

近年來,隨著信息科技的發(fā)展,電子存包系統(tǒng)由于其安全性高、可靠性高、方便快捷等特點(diǎn),在車站碼頭、超市、圖書館、賓館、游泳館、俱樂部等公共場所及機(jī)關(guān)、企事業(yè)單位文件檔案管理等部門得到了廣泛的應(yīng)用,有著廣闊的市場前景。
關(guān)鍵字： CPLD

什么是CPLD

CPLD（Complex Programmable Logic Device）是Complex PLD的簡稱,一種較PLD為復(fù)雜的邏輯元件。CPLD是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計(jì)方法是借助集成開發(fā)軟件平臺(tái)，用原理圖、硬件描述語言等方法，生成相應(yīng)的目標(biāo)文件，通過下載電纜（“在系統(tǒng)”編程）將代碼傳送到目標(biāo)芯片中，實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng)。
關(guān)鍵字： CPLD

全面剖析SOPC

SOPC一詞主要是源自Altera, 其涵義是因?yàn)槟壳癈PLD/FPGA的容量愈來愈大, 性能愈來愈好, 加上價(jià)格下跌的推波助瀾之下, 以往ASIC產(chǎn)品才能具有的 SoC觀念, 也能移植到CPLD/FPGA上, 并且因?yàn)镃PLD/FPGA的可編程(Programmable)能力, 使得CPLD/FPGA不僅能實(shí)現(xiàn)一個(gè)高復(fù)難度的系統(tǒng), 而且還能快速改變系統(tǒng)的特性. 類似的觀念也鑒于Xilinx的Platform FPGA.
關(guān)鍵字： SOPC CPLD FPGA

IC設(shè)計(jì)工程師需要這樣牛X的知識(shí)架構(gòu)

　　剛畢業(yè)的時(shí)候，我年少輕狂，以為自己已經(jīng)可以獨(dú)當(dāng)一面，廟堂之上所學(xué)已經(jīng)足以應(yīng)付業(yè)界需要。然而在后來的工作過程中，我認(rèn)識(shí)了很多牛人，也從他們身上學(xué)到了很多，從中總結(jié)了一個(gè)IC設(shè)計(jì)工程師需要具備的知識(shí)架構(gòu)，想跟大家分享一下。　　技能清單　　作為一個(gè)真正合格的數(shù)字IC設(shè)計(jì)工程師，你永遠(yuǎn)都需要去不斷學(xué)習(xí)更加先進(jìn)的知識(shí)和技術(shù)。因此，這里列出來的技能永遠(yuǎn)都不會(huì)是完整的。我盡量每年都對(duì)這個(gè)列表進(jìn)行一次更新。如果你覺得這個(gè)清單不全面，可以在本文下留言，我會(huì)盡可能把它補(bǔ)充完整?！　≌Z言類：Verilog-2001/&nb
關(guān)鍵字： IC設(shè)計(jì) VHDL

Verilog HDL基礎(chǔ)之：Verilog HDL語言簡介

Verilog HDL是硬件描述語言的一種，用于數(shù)字電子系統(tǒng)設(shè)計(jì)。它允許設(shè)計(jì)者用它來進(jìn)行各種級(jí)別的邏輯設(shè)計(jì)，可以用它進(jìn)行數(shù)字邏輯系統(tǒng)的仿真驗(yàn)證、時(shí)序分析、邏輯綜合。它是目前應(yīng)用最廣泛的一種硬件描述語言之一。Verilog HDL是在1983年由GDA公司的Phil Moorby首創(chuàng)的。
關(guān)鍵字： VerilogHDL VHDL Verilog-XL 華清遠(yuǎn)見

FPGA最小系統(tǒng)之：最小系統(tǒng)電路分析

FPGA的管腳主要包括：用戶I/O（User I/O）、配置管腳、電源、時(shí)鐘及特殊應(yīng)用管腳等。其中有些管腳可有多種用途，所以在設(shè)計(jì)FPGA電路之前，需要認(rèn)真的閱讀相應(yīng)FPGA的芯片手冊(cè)。
關(guān)鍵字： Cyclone Altera Flash FPGA CPLD SDRAM FPGA最小系統(tǒng)

基于VHDL的智能溫室環(huán)境測(cè)控系統(tǒng)專用CPU設(shè)計(jì)

智能溫室是近年逐步發(fā)展起來的一種資源節(jié)約型高效農(nóng)業(yè)發(fā)展技術(shù),目前國內(nèi)大多以單片機(jī)、通用計(jì)算機(jī)作為溫室系統(tǒng)處理器,由于基于單因子和成本問題,其智能化和效率有待提高。在此通過對(duì)目前智能溫室控制器的分析研究,提出并設(shè)計(jì)了一款16位的的單總線專用CPU,且專門針對(duì)于智能溫室測(cè)控系統(tǒng)設(shè)計(jì)了一個(gè)浮點(diǎn)運(yùn)算器和n個(gè)Comparray比較器,并使用VHDL
關(guān)鍵字： VHDL 溫室控制系統(tǒng) 浮點(diǎn)運(yùn)算器 Comparray比較器

基于SCF及CPLD的程控濾波電路設(shè)計(jì)

以MOS開關(guān)、電容器和運(yùn)算放大器為核心的單片集成器件SCF，以其對(duì)截止頻率的精確控制，頻率響應(yīng)特性可大范圍調(diào)節(jié)，編程控制簡單，有效解決了模擬濾波器的通帶調(diào)節(jié)問題，在濾波電路設(shè)計(jì)中得到廣泛應(yīng)用。
關(guān)鍵字： SCF 程控濾波電路 CPLD

1553B多功能RT IP核的設(shè)計(jì)與實(shí)現(xiàn)

介紹了采用一種自主研發(fā)多功能IP核實(shí)現(xiàn)總線全地址響應(yīng)的設(shè)計(jì)方案,其可在FPGA中靈活配置,配備外圍電路后可以方便實(shí)現(xiàn)各種功能.設(shè)計(jì)采用VHDL硬件描述語言進(jìn)行編程,采用綜合工具ISE Foundation對(duì)設(shè)計(jì)進(jìn)行綜合、優(yōu)化,在ModelSim - SE 6.1g中進(jìn)行時(shí)序仿真,并且最后在FPGA上實(shí)現(xiàn).
關(guān)鍵字：多功能IP核 VHDL ModelSim

基于FPGA的鍵盤輸入累計(jì)存儲(chǔ)IP核的設(shè)計(jì)與驗(yàn)證

基于FPGA設(shè)計(jì)了一款通用鍵盤IP核,該核主要實(shí)現(xiàn)對(duì)鍵盤輸入信號(hào)的計(jì)算與存儲(chǔ)功能,并在quartusⅡ環(huán)境下使用VHDL語言,采用自頂向下設(shè)計(jì)方式,編輯生成RTL原理圖,并做了相關(guān)的時(shí)序仿真驗(yàn)證。經(jīng)驗(yàn)證此IP核具有較強(qiáng)的魯棒性和較高的反應(yīng)速度,可作為基礎(chǔ)輸入模塊,為其他模塊提供有力控制輸入與數(shù)據(jù)支持。
關(guān)鍵字：鍵盤IP核 VHDL FPGA

CPLD在無功補(bǔ)償控制儀鍵盤中的設(shè)計(jì)應(yīng)用

本控制儀以單片機(jī)80c196kc為核心，集無功補(bǔ)償、電度量計(jì)量、電能質(zhì)量監(jiān)測(cè)及通信于一體，能實(shí)時(shí)顯示電網(wǎng)的各項(xiàng)參數(shù)，通過鍵盤可人工設(shè)定系統(tǒng)運(yùn)行的參數(shù)。單片機(jī)外圍芯片PSD8XX及復(fù)雜可編程邏輯器件（CPLD）的使用不僅使系統(tǒng)的硬件電路簡化，而且使系統(tǒng)的性能提高。本文將討論用CPLD來實(shí)現(xiàn)控制儀的鍵盤系統(tǒng)，給出了硬件電路和軟件設(shè)計(jì)方法。
關(guān)鍵字：鍵盤擴(kuò)展無功補(bǔ)償裝置 CPLD