xilinx fpga 文章 進(jìn)入xilinx fpga技術(shù)社區(qū)
基于FPGA的四通道視頻縮放引擎的研究及設(shè)計(jì)
- 設(shè)計(jì)了一種可實(shí)現(xiàn)4路視頻信號(hào)縮放和幀率轉(zhuǎn)換的電路架構(gòu)。視頻信號(hào)依次經(jīng)過縮小模塊、幀率轉(zhuǎn)換模塊以及放大模塊,有效地減少了幀率轉(zhuǎn)換對(duì)存儲(chǔ)器帶寬的需求。
- 關(guān)鍵字: 幀率轉(zhuǎn)換 加權(quán)均值算法 FPGA
LTE上行DFT/IDFT的一種設(shè)計(jì)實(shí)現(xiàn)
- MSL4163提供1MHz I2C串口,器件包括先進(jìn)的PWM引擎以及片上EEPROM等。主要用在電視和臺(tái)式電腦監(jiān)視器、醫(yī)療、工業(yè)儀表和汽車音/視頻顯示器。本文介紹了MSL4163/MSL4164主要特性、方框圖和典型應(yīng)用電路、級(jí)聯(lián)連接電路。
- 關(guān)鍵字: 3GPP協(xié)議 流水線結(jié)構(gòu) FPGA
數(shù)字基帶預(yù)失真系統(tǒng)中環(huán)路延遲估計(jì)的FPGA實(shí)現(xiàn)
- 基于FPGA芯片Stratix II EP2S60F672C4設(shè)計(jì)實(shí)現(xiàn)了數(shù)字基帶預(yù)失真系統(tǒng)中的環(huán)路延遲估計(jì)模塊。該模塊運(yùn)用了一種環(huán)路延遲估計(jì)新方法,易于FPGA實(shí)現(xiàn)。同時(shí),在信號(hào)失真的情況下也能給出正確的估計(jì)結(jié)果。Modelsim SE 6.5c的時(shí)序仿真結(jié)果和SignalTaps II的硬件調(diào)試結(jié)果驗(yàn)證了模塊的有效性。
- 關(guān)鍵字: 數(shù)字基帶預(yù)失真系統(tǒng) 環(huán)路延遲估計(jì) FPGA
基于FPGA的VHDL語言電路優(yōu)化設(shè)計(jì)
- 在VHDL語言電路優(yōu)化設(shè)計(jì)當(dāng)中,優(yōu)化問題主要包括面積優(yōu)化和速度優(yōu)化。面積優(yōu)化是指CPLD/FPGA的資源利用率優(yōu)化,即用盡可能少的片內(nèi)資源實(shí)現(xiàn)更多電路功能;速度優(yōu)化是指設(shè)計(jì)系統(tǒng)滿足一定的速度要求。
- 關(guān)鍵字: 電路優(yōu)化設(shè)計(jì) VHDL FPGA
基于FPGA的SoC/IP驗(yàn)證平臺(tái)的設(shè)計(jì)與應(yīng)用
- SoC是大規(guī)模集成電路的發(fā)展趨勢(shì)。SoC設(shè)計(jì)必須依靠完整的系統(tǒng)級(jí)驗(yàn)證來保證其正確性?;贔PGA的驗(yàn)證平臺(tái)能夠縮短SoC驗(yàn)證時(shí)間,并提高驗(yàn)證工作的可靠性,還具有可重用性。本文利用Altera公司的FPGA設(shè)計(jì)了一個(gè)基于片上總線的SoC原型驗(yàn)證平臺(tái),并將VxWorks嵌入式操作系統(tǒng)應(yīng)用于此平臺(tái),通過軟硬件協(xié)同驗(yàn)證的方法,驗(yàn)證了平臺(tái)的可靠性。該平臺(tái)在CF卡及通用智能卡SoC芯片驗(yàn)證中得以應(yīng)用。
- 關(guān)鍵字: SoC驗(yàn)證平臺(tái) 系統(tǒng)級(jí)驗(yàn)證 FPGA
基于FPGA實(shí)現(xiàn)CPCI數(shù)據(jù)通信
- 本文設(shè)計(jì)的系統(tǒng)采用PLX公司生產(chǎn)的CPCI協(xié)議轉(zhuǎn)換芯片PCI9054,通過Verilog HDL語言在FPGA中產(chǎn)生相應(yīng)的控制信號(hào),完成對(duì)數(shù)據(jù)的快速讀寫,從而實(shí)現(xiàn)了與CPCI總線的高速數(shù)據(jù)通信。
- 關(guān)鍵字: CPCI協(xié)議轉(zhuǎn)換 Verilog FPGA
基于FPGA的主從式高速數(shù)據(jù)采集與傳輸系統(tǒng)
- 針對(duì)數(shù)據(jù)采集系統(tǒng)有信號(hào)形式多樣、實(shí)時(shí)傳輸和靈活配置的要求,介紹了一種基于FPGA的數(shù)據(jù)采集和傳輸系統(tǒng),以及系統(tǒng)數(shù)字電路的程序設(shè)計(jì)。該系統(tǒng)以現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)作為數(shù)據(jù)采集、預(yù)處理、組幀和傳輸?shù)目刂坪诵?,通過低速串口接收控制命令,以高速USB接口向控制臺(tái)發(fā)送采集數(shù)據(jù)幀,設(shè)計(jì)了數(shù)字FIR濾波器濾除采集電路的信號(hào)干擾。
- 關(guān)鍵字: 數(shù)字FIR濾波器 數(shù)據(jù)采集系統(tǒng) FPGA
針對(duì)FPGA優(yōu)化的高分辨率時(shí)間數(shù)字轉(zhuǎn)換陣列電路
- 介紹一種針對(duì)FPGA優(yōu)化的時(shí)間數(shù)字轉(zhuǎn)換陣列電路。利用FPGA片上鎖相環(huán)對(duì)全局時(shí)鐘進(jìn)行倍頻與移相,通過時(shí)鐘狀態(tài)譯碼的方法解決了FPGA中延遲的不確定性問題,完成時(shí)間數(shù)字轉(zhuǎn)換的功能。
- 關(guān)鍵字: 時(shí)間數(shù)字轉(zhuǎn)換 鎖相環(huán) FPGA
多項(xiàng)式擬合在log-add算法單元中的應(yīng)用及其FPGA實(shí)現(xiàn)
- 綜合考慮面積和速度等因素,采用一次多項(xiàng)式擬合實(shí)現(xiàn)了簡(jiǎn)單快速的log-add算法單元。實(shí)驗(yàn)結(jié)果表明,在相同的精度要求下,其FPGA實(shí)現(xiàn)資源占用合理,硬件開銷好于其他次數(shù)的多項(xiàng)式擬合實(shí)現(xiàn)方案。
- 關(guān)鍵字: log-add算法單元 多項(xiàng)式擬合 FPGA
xilinx fpga介紹
Xilinx FPGA
Xilinx FPGA主要分為兩大類,一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計(jì)要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿足各類高端應(yīng)用,如Virtex系列,用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。
Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473