<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> xilinx fpga

xilinx fpga 文章進入xilinx fpga技術(shù)社區(qū)

利用FPGA實現(xiàn)外設(shè)通信接口之：FPGA在外設(shè)接口實現(xiàn)方面的優(yōu)勢

FPGA的一個重要的應(yīng)用領(lǐng)域就是數(shù)據(jù)采集和接口邏輯設(shè)計。隨著芯片封裝技術(shù)的提高，現(xiàn)在的FPGA已經(jīng)可以在單位面積上提供更多的I/O管腳資源。
關(guān)鍵字：外設(shè)接口 I/O資源 FPGA

FPGA大型設(shè)計應(yīng)用的多時鐘設(shè)計策略闡述

利用FPGA實現(xiàn)大型設(shè)計時，可能需要FPGA具有以多個時鐘運行的多重數(shù)據(jù)通路，這種多時鐘FPGA設(shè)計必須特別小心，需要注意最大時鐘速率、抖動、最大時鐘數(shù)、異步時鐘設(shè)計和時鐘/數(shù)據(jù)關(guān)系。設(shè)計過程中最重要的一步是確定要用多少個不同的時鐘，以及如何進行布線，本文將對這些設(shè)計策略深入闡述。
關(guān)鍵字：亞穩(wěn)態(tài)性多時鐘 FPGA

SOPC系統(tǒng)的智能命令行設(shè)計

相對其他成熟的計算機體系，SOPC系統(tǒng)現(xiàn)在還沒有命令行。為了更好的推廣SOPC應(yīng)用，筆者開發(fā)了一個智能的命令行模塊，可以調(diào)用系統(tǒng)中的任意函數(shù)，降低了開發(fā)人員的使用難度。
關(guān)鍵字： SOPC 命令行 FPGA

基于VHDL和高精度浮點運算器的基2 FFT在FPGA上的設(shè)計仿真

基于IEEE浮點表示格式及FFT算法，提出一種基2FFT的FPGA方法，完成了基于FPGA高精度浮點運算器的FFT的設(shè)計。利用VHDL語言描述了蝶形運算過程及地址產(chǎn)生單元，其仿真波形基本能正確的表示輸出結(jié)果。
關(guān)鍵字：蝶形運算 FFT FPGA

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計之：典型實例-基于NIOS II處理器的數(shù)字鐘設(shè)計

本節(jié)旨在通過給定的工程實例——“數(shù)字鐘”來熟悉Altera軟嵌入式系統(tǒng)的軟硬件設(shè)計方法。同時使用基于Altera FPGA的開發(fā)板將該實例進行下載驗證，完成工程設(shè)計的硬件實現(xiàn)。在本節(jié)中，將主要講解以下知識點。
關(guān)鍵字： SOPC NiosII FPGA 數(shù)字鐘

基于分層測試的Virtex系列FPGA互聯(lián)資源測試新方法

以基于靜態(tài)隨機存儲器(SRAM)的現(xiàn)場可編程門陣列(FPGA)為例，在傳統(tǒng)的三次測試方法的基礎(chǔ)上提出了一種新穎的針對FPGA互聯(lián)資源的測試方法。該方法運用了層次化的思想，根據(jù)開關(guān)矩陣中可編程互聯(lián)點(PIP)兩端連線資源的區(qū)別將互聯(lián)資源進行層次化分類，使得以這種方式劃分的不同類別的互聯(lián)資源能夠按一定方式進行疊加測試，這就從根本上減少了實際需要的測試配置圖形和最小配置次數(shù)。
關(guān)鍵字：互聯(lián)資源分層測試 FPGA

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計之：典型實例-基于NIOS II處理器的“Hello LED”程序設(shè)計

本節(jié)旨在通過給定的工程實例——“Hello LED”來熟悉Altera軟嵌入式系統(tǒng)的軟硬件設(shè)計方法。同時使用基于Altera FPGA的開發(fā)板將該實例進行下載驗證，完成工程設(shè)計的硬件實現(xiàn)。本節(jié)主要講解下面一些
關(guān)鍵字： SOPC NiosII FPGA

基于FPGA的超級電容充放電控制

由于超級電容器單體性能參數(shù)的離散性，當(dāng)多個單體串聯(lián)組成電容器組時，在充放電過程中容易造成過充或過放現(xiàn)象，嚴(yán)重危害超級電容器的使用壽命。文中提出以FPGA為檢測、控制單元，對電容進行有效地充放電控制，防止過充或過放，提高超級電容器的循環(huán)使用次數(shù)，降低不必要的能量消耗。
關(guān)鍵字：超級電容串聯(lián)均壓 FPGA

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計之：基于NIOS II的開發(fā)設(shè)計流程

NIOS II使用NIOS II IDE集成開發(fā)環(huán)境來完成整個軟件工程的編輯、編譯、調(diào)試和下載。在采用NIOS處理器設(shè)計嵌入式系統(tǒng)時，通常會按照以下步驟。
關(guān)鍵字：片上可編程系統(tǒng) SOPC FPGA NiosII

基于FPGA控制的動態(tài)背光源設(shè)計方案

LCD 顯示離不開背光源的輔助，而現(xiàn)在絕大多數(shù)顯示器采用恒定亮度背光源，存在顯示效果動態(tài)模糊以及低對比度等問題，并且耗能也較為嚴(yán)重。文章著重敘述一種基于視頻內(nèi)容逐幀分析，然后選擇最佳背光亮度的一種由FPGA 控制的動態(tài)背光源設(shè)計方案。實驗采用的是TI 公司的TLC5947，具有多個輸出通道，可以適用于大規(guī)模顯示屏。
關(guān)鍵字： RGB 背光 FPGA

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計之：Altera公司的NIOS II解決方案

NIOS II是一個用戶可配置的通用RISC嵌入式處理器。Altera推出的NIOS II系列嵌入式處理器擴展了目前世界上最流行的軟核嵌入式處理器的性能。
關(guān)鍵字： Altera 片上可編程系統(tǒng) SOPC FPGA NiosII

基于NiosII的工程爆破振動數(shù)據(jù)采集控制器設(shè)計

介紹了一種在工程爆破振動數(shù)據(jù)采集中應(yīng)用的控制器設(shè)計方案。系統(tǒng)采用Altera公司的FPGA作為主控制器芯片，其中集成控制邏輯單元與NiosII軟核嵌入式處理器二者結(jié)合成為單芯片控制器方案。
關(guān)鍵字： NiosII 嵌入式處理器 FPGA

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計之：基于FPGA的SOPC系統(tǒng)組成原理和典型方案

SoC即System On Chip，是片上系統(tǒng)簡稱。它是IC設(shè)計與工藝技術(shù)水平不斷提高的結(jié)果。SoC從整個系統(tǒng)的角度出發(fā)，把處理機制、模型算法、芯片結(jié)構(gòu)、各層次電路直至器件的設(shè)計緊密結(jié)合起來，在單個（或少數(shù)幾個）芯片上完成整個系統(tǒng)的功能。所謂完整的系統(tǒng)一般包括中央處理器、存儲器以及外圍電路等。
關(guān)鍵字：片上可編程系統(tǒng) SOPC FPGA

FPGA設(shè)計開發(fā)軟件Quartus II的使用技巧之：編譯及仿真工程

可以使用Quartus II Simulator在工程中仿真任何設(shè)計。根據(jù)所需的信息類型，可以進行功能仿真以測試設(shè)計的邏輯功能，也可以進行時序仿真。在目標(biāo)器件中測試設(shè)計的邏輯功能和最壞情況下的時序，或者采用Fast Timing模型進行時序仿真，在最快的器件速率等級上仿真盡可能快的時序條件。
關(guān)鍵字： QuartusII 編譯 FPGA 仿真

FPGA設(shè)計開發(fā)軟件Quartus II的使用技巧之：約束及配置工程

設(shè)計好工程文件后，首先要進行工程的約束。約束主要包括器件選擇、管腳分配及時序約束等。時序約束屬于較為高級的應(yīng)用，通過時序約束可以使工程設(shè)計文件的綜合更加優(yōu)化。下面對這幾種約束方式進行介紹。
關(guān)鍵字： QuartusII 約束 FPGA 配置

共6773條 78/452 |‹ « 76 77 78 79 80 81 82 83 84 85 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實際應(yīng)用要求進行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細(xì) ]

xilinx fpga電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

xilinx fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

xilinx fpga資料下載

基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級通用FPGA

xilinx fpga專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();