<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> xilinx fpga

          FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之: LogicLock邏輯鎖定工具使用技巧

          • 邏輯鎖定方法學(xué)(LogicLock Methodology)內(nèi)容就是在設(shè)計(jì)時(shí)采用邏輯鎖定的基于模塊設(shè)計(jì)流程(LogicLock block-based design flow),來達(dá)到固定單模塊優(yōu)化的目的。這種設(shè)計(jì)方法學(xué)中第一次引入了高效團(tuán)隊(duì)合作方法:它可以讓每個(gè)單模塊設(shè)計(jì)者獨(dú)立優(yōu)化他的設(shè)計(jì),并把所用資源鎖定。
          • 關(guān)鍵字: QuartusII  LogicLock  FPGA  邏輯鎖定工具  

          使用FPGA 控制VGA 顯示

          • 顯示器因?yàn)槠漭敵鲂畔⒘看?,輸出形式多樣等特點(diǎn)已經(jīng)成為現(xiàn)在大多數(shù)設(shè)計(jì)的常用輸出設(shè)備。在 FPGA 的設(shè)計(jì)中可以使用很少的資源,就產(chǎn)生 VGA 各種控制信號(hào)。這個(gè)示例在 RHicSP2200B FPGA 開發(fā)板/學(xué)習(xí)板上使用 VGA 接口在顯示器上顯示了文字以及簡單的圖形,可以作為VGA 顯示設(shè)計(jì)的參考,如果在使用這個(gè)例子的過程
          • 關(guān)鍵字: VGA  接口  FPGA  

          FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之: 典型實(shí)例-SignalTap II功能演示

          • 本節(jié)旨在通過給定的工程實(shí)例——“正弦波發(fā)生器”來熟悉Altera Quartus II高級(jí)調(diào)試功能SignalTap II和Intent Memory Content Editor的使用方法。同時(shí)使用基于Altera FPGA的開發(fā)板將該實(shí)例進(jìn)行下載驗(yàn)證,完成工程設(shè)計(jì)的硬件實(shí)現(xiàn)。在本節(jié)中,將主要講解下面知識(shí)點(diǎn)。
          • 關(guān)鍵字: QuartusII  SignalTapII  FPGA  

          FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之: 典型實(shí)例-LogicLock功能演示

          • 本節(jié)旨在通過Quartus軟件自帶的工程實(shí)例——“l(fā)ockmult”來熟悉Altera Quartus II邏輯鎖定功能LogicLock的使用方法。在本節(jié)中,將主要講解下面知識(shí)點(diǎn)。
          • 關(guān)鍵字: QuartusII  LogicLock  FPGA  

          基于Verilog HDL的SDX總線與Wishbone總線接口轉(zhuǎn)化的設(shè)計(jì)與實(shí)現(xiàn)

          • 針對(duì)機(jī)載信息采集系統(tǒng)可靠性、數(shù)據(jù)管理高效性以及硬件成本的需求,介紹了基于硬件描述語言Verilog HDL設(shè)計(jì)的SDX總線與Wishbo ne總線接口轉(zhuǎn)化的設(shè)計(jì)與實(shí)現(xiàn),并通過Modelsim進(jìn)行功能仿真,在QuartusⅡ軟件平臺(tái)上綜合,最終在Altera公司的CyclONeⅢ系列FPGA上調(diào)試。實(shí)驗(yàn)證明了設(shè)計(jì)的可行性。
          • 關(guān)鍵字: SDX總線  Wishbone總線  FPGA  

          基于FPGA的DDR內(nèi)存條的控制研究

          • 隨著數(shù)據(jù)存儲(chǔ)量的日益加大以及存儲(chǔ)速度的加快,大容量的高速存儲(chǔ)變得越來越重要。內(nèi)存條既能滿足大容量的存儲(chǔ)又能滿足讀寫速度快的要求,這樣使得對(duì)內(nèi)存條控制的應(yīng)用越來越廣泛。首先介紹了內(nèi)存條的工作原理,內(nèi)存條電路設(shè)計(jì)的注意事項(xiàng),以及如何使用FPGA實(shí)現(xiàn)對(duì)DDR內(nèi)存條的控制,最后給出控制的仿真波形。
          • 關(guān)鍵字: DDR  內(nèi)存條  FPGA  

          FPGA系統(tǒng)設(shè)計(jì)的仿真驗(yàn)證之: FPGA設(shè)計(jì)仿真驗(yàn)證的原理和方法

          • 嚴(yán)格來講,F(xiàn)PGA設(shè)計(jì)驗(yàn)證包括功能與時(shí)序仿真和電路驗(yàn)證。仿真是指使用設(shè)計(jì)軟件包對(duì)已實(shí)現(xiàn)的設(shè)計(jì)進(jìn)行完整測試,模擬實(shí)際物理環(huán)境下的工作情況。
          • 關(guān)鍵字: 仿真驗(yàn)證  ModelSim  FPGA  CompilerII  FoundationSeries  Quartus  

          基于FPGA的LVDS模塊在DAC系統(tǒng)中的應(yīng)用

          • 介紹了LVDS技術(shù)的原理,對(duì)LVDS接口在高速數(shù)據(jù)傳輸系統(tǒng)中的應(yīng)用做了簡要的分析,著重介紹了基于FPGA的LVDS_TX模塊的應(yīng)用,并通過其在DAC系統(tǒng)中的應(yīng)用實(shí)驗(yàn)進(jìn)一步說明了LVDS接口的優(yōu)點(diǎn)。
          • 關(guān)鍵字: LVDS接口  高速數(shù)據(jù)傳輸  FPGA  

          FPGA控制CLC5958型A/D轉(zhuǎn)換器高速PCI采集

          •  隨著信息技術(shù)的發(fā)展,基于微處理器的數(shù)字信號(hào)處理在測控、通訊、雷達(dá)等各個(gè)領(lǐng)域得到廣泛的應(yīng)用。被處理的模擬信號(hào)也在向高頻、寬帶方面發(fā)展,但這需要高速、高分辨率的數(shù)字采集卡以將模擬信號(hào)數(shù)字化。美國國家半導(dǎo)體公司新推出的系列高速、高分辨率模/數(shù)轉(zhuǎn)換器(如CLC5958)就非常適用于需要高速、高分辨率的信號(hào)采集系統(tǒng)。
          • 關(guān)鍵字: CLC5958型  A/D轉(zhuǎn)換器  FPGA  PCI  

          FPGA系統(tǒng)設(shè)計(jì)的仿真驗(yàn)證之: 功能仿真和時(shí)序仿真的區(qū)別和實(shí)現(xiàn)方法

          • 這里我們使用一個(gè)波形發(fā)生器作為例子,來說明如何使用Modelsim對(duì)Quartus II生成的IP Core和相應(yīng)的HDL文件進(jìn)行功能仿真和時(shí)序仿真。這個(gè)例子里面使用到了由Quartus II生成的一個(gè)片上ROM存儲(chǔ)單元。這種存儲(chǔ)單元和RAM一樣,都是基本的FPGA片上存儲(chǔ)單元,在以后的設(shè)計(jì)里面會(huì)經(jīng)常使用到。
          • 關(guān)鍵字: 仿真驗(yàn)證  功能仿真  FPGA  時(shí)序仿真  

          基于EDMA的FPGA與DSP之間圖像高速穩(wěn)定數(shù)據(jù)傳輸?shù)牡脑O(shè)計(jì)與實(shí)現(xiàn)

          • 設(shè)計(jì)了在FPGA與DSP之間進(jìn)行圖像數(shù)據(jù)傳輸?shù)挠布Y(jié)構(gòu),介紹了EDMA的工作原理、傳輸參數(shù)配置和EDMA的傳輸流程。在開發(fā)的實(shí)驗(yàn)平臺(tái)上實(shí)現(xiàn)了這一傳輸過程。借助TI公司的DSP調(diào)試平臺(tái)CCS把接收到的圖像數(shù)據(jù)恢復(fù)成圖像,驗(yàn)證了傳輸過程的正確性和穩(wěn)定性。
          • 關(guān)鍵字: EDMA  數(shù)據(jù)傳輸  FPGA  

          FPGA系統(tǒng)設(shè)計(jì)的仿真驗(yàn)證之: 仿真測試文件(Testbench)的設(shè)計(jì)方法

          • 隨著設(shè)計(jì)量和復(fù)雜度的不斷增加,數(shù)字設(shè)計(jì)驗(yàn)證變得越來越難,所消耗的成本也越來越高。面對(duì)這種挑戰(zhàn),驗(yàn)證工程師必須依靠相應(yīng)的驗(yàn)證工具和方法才行。對(duì)于大型的設(shè)計(jì),比如上百萬門的設(shè)計(jì)驗(yàn)證,工程師必須使用一整套規(guī)范的驗(yàn)證工具;而對(duì)于較小的設(shè)計(jì),使用具有HDL testbench的仿真器是一個(gè)不錯(cuò)的選擇。
          • 關(guān)鍵字: 仿真驗(yàn)證  仿真測試文件  FPGA  Testbench  

          基于D類功率放大的高效率音頻功率放大器設(shè)計(jì)

          • 為提高功放效率,以適應(yīng)現(xiàn)代社會(huì)高效、節(jié)能和小型化的發(fā)展趨勢,以D類功率放大器為核心,以單片機(jī)89C51和可編程邏輯器件(FPGA)進(jìn)行控制及時(shí)數(shù)據(jù)的處理,實(shí)現(xiàn)了對(duì)音頻信號(hào)的高效率放大。系統(tǒng)最大不失真輸出功率大于1 W,可實(shí)現(xiàn)電壓放大倍數(shù)1~20連續(xù)可調(diào),并增加了短路保護(hù)斷電功能,輸出噪聲低。系統(tǒng)可對(duì)功率進(jìn)行計(jì)算顯示,具有4位數(shù)字顯示,精度優(yōu)于5%
          • 關(guān)鍵字: 音頻放大器  D類功率放大  FPGA  

          FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之: 創(chuàng)建工程設(shè)計(jì)文件

          • Quartus II軟件將工程信息存儲(chǔ)在Quartus II工程配置文件中,如表5.1所示。它包含有關(guān)Quartus II工程的所有信息,包括設(shè)計(jì)文件、波形文件、SignalTap? II文件、內(nèi)存初始化文件以及構(gòu)成工程的編譯器、仿真器和軟件構(gòu)建設(shè)置。
          • 關(guān)鍵字: QuartusII  編譯器  FPGA  仿真器  
          共6773條 79/452 |‹ « 77 78 79 80 81 82 83 84 85 86 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類,一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計(jì)要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿足各類高端應(yīng)用,如Virtex系列,用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();