EEPW首頁(yè) >>
主題列表 >>
vhdl-ams
vhdl-ams 文章 進(jìn)入vhdl-ams技術(shù)社區(qū)
Xilinx進(jìn)駐北京新址并宣布成立中國(guó)研發(fā)中心
- 全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司?(Xilinx,?Inc.)日前在進(jìn)駐北京新址的慶典上,強(qiáng)調(diào)其對(duì)高增長(zhǎng)的中國(guó)市場(chǎng)的承諾。該公司不斷擴(kuò)大其在亞太地區(qū)的影響力，包括開設(shè)研發(fā)中心，并將本地銷售、市場(chǎng)營(yíng)銷和應(yīng)用工程設(shè)計(jì)等業(yè)務(wù)整合到統(tǒng)一的辦公地點(diǎn)。新址面積達(dá)?2,000?平米，將為北京本地、整個(gè)亞太區(qū)乃至跨國(guó)客戶提供強(qiáng)有力的支持?！ 淖笾劣?，?北京化工大學(xué)教授何賓，?賽靈思軟件研發(fā)總監(jiān)宋傳華博士，?全球研發(fā)高級(jí)總監(jiān)Devadas，&nbs
- 關(guān)鍵字： Xilinx 可編程平臺(tái) FPGA，(AMS
基于FPGA的數(shù)字濾波器設(shè)計(jì)
- 利用VHDL語(yǔ)言設(shè)計(jì)數(shù)字濾波器，主要在于如何實(shí)現(xiàn)乘法。乘法常用的實(shí)現(xiàn)方法有位串行乘法、分布式算法和并行乘法等。位串行乘法能節(jié)省大量硬件資源，但運(yùn)算周期過(guò)長(zhǎng)，對(duì)于數(shù)字濾波器這種高速率要求不宜采取。分布式算法是現(xiàn)在比較流行的一種乘法實(shí)現(xiàn)方式，所用硬件資源較少，運(yùn)算速率也較快，但這只是針對(duì)小位寬乘法來(lái)說(shuō)。對(duì)于數(shù)字濾波器的較大位寬的乘法，不宜采取。并行乘法，算法實(shí)現(xiàn)簡(jiǎn)單直觀，對(duì)于現(xiàn)在資源豐富的FPGA，很好實(shí)現(xiàn)
- 關(guān)鍵字： 濾波器 數(shù)字 FPGA VHDL
基于FPGA的多功能電子密碼鎖設(shè)計(jì)
- 0 引言 傳統(tǒng)機(jī)械鎖的防盜功能差，在現(xiàn)代高科技安防系統(tǒng)中無(wú)法起到作用，已逐步被更可靠、更智能的電子數(shù)字密碼鎖代替。目前市場(chǎng)上的大部分密碼鎖產(chǎn)品是以單片機(jī)為核心的，利用軟件進(jìn)行控制，實(shí)際應(yīng)用中系統(tǒng)穩(wěn)定性較差且成本高。本文研究的是電子密碼鎖的一種純硬件實(shí)現(xiàn)方案，為彌補(bǔ)傳統(tǒng)技術(shù)的不足，采用EDA技術(shù)在可編程芯片上實(shí)現(xiàn)密碼的存儲(chǔ)、運(yùn)算等操作，使產(chǎn)品既具有硬件的安全性和高速性，又具有軟件開發(fā)的靈活性和易維護(hù)性。 1 主要技術(shù)與開發(fā)環(huán)境 1.1 EDA技術(shù)及特點(diǎn) EDA(Electronic Design A
- 關(guān)鍵字： FPGA VHDL
基于FPGA的ARM并行總線設(shè)計(jì)與仿真分析
- 在數(shù)字系統(tǒng)的設(shè)計(jì)中，F(xiàn)PGA+ARM的系統(tǒng)架構(gòu)得到了越來(lái)越廣泛的應(yīng)用，F(xiàn)PGA主要實(shí)現(xiàn)高速數(shù)據(jù)的處理;ARM主要實(shí)現(xiàn)系統(tǒng)的流程控制。人機(jī)交互。外部通信以及FPGA控制等功能。I2C、SPI等串行總線接口只能實(shí)現(xiàn)FPGA和ARM之間的低速通信; 當(dāng)傳輸?shù)臄?shù)據(jù)量較大。要求高速傳輸時(shí)，就需要用并行總線來(lái)進(jìn)行兩者之間的高速數(shù)據(jù)傳輸。
- 關(guān)鍵字： FPGA ARM DATA VHDL 數(shù)據(jù)總線
基于FPGA的采集卡的圖像增強(qiáng)算法應(yīng)用研究
- 圖像在采集過(guò)程中不可避免地會(huì)受到傳感器靈敏度、噪聲干擾以及模數(shù)轉(zhuǎn)化時(shí)量化問(wèn)題等因素影響而導(dǎo)致圖像無(wú)法達(dá)到人眼的視覺效果，為了實(shí)現(xiàn)人眼觀察或者機(jī)器自動(dòng)分析的目的，對(duì)原始圖像所做的改善行為，就被稱作圖像增強(qiáng)技術(shù)。
- 關(guān)鍵字： 傳感器 圖像增強(qiáng) FPGA PCI VHDL
基于VHDL的QPSK調(diào)制解調(diào)系統(tǒng)設(shè)計(jì)與仿真
- 文中詳細(xì)介紹了QPSK技術(shù)的工作原理和QPSK調(diào)制、解調(diào)的系統(tǒng)設(shè)計(jì)方案，并通過(guò)VHDL語(yǔ)言編寫調(diào)制解調(diào)程序和QuaitusII軟件建模對(duì)程序進(jìn)行仿真，通過(guò)引腳鎖定，下載程序到FPGA芯片EP1K30TC144-3中驗(yàn)證。軟件仿真和硬件驗(yàn)證結(jié)果表明了該設(shè)計(jì)的正確性和可行性，由于采用FPGA芯片，減小了硬件設(shè)計(jì)的復(fù)雜性，該設(shè)計(jì)具有便于移植維護(hù)和升級(jí)的特點(diǎn)。
- 關(guān)鍵字： VHDL QPSK 調(diào)制解調(diào)系統(tǒng) 設(shè)計(jì)與仿真
VHDL設(shè)計(jì)進(jìn)階:邏輯綜合的原則以及可綜合的代碼設(shè)計(jì)
- 4.5.1 always塊語(yǔ)言指導(dǎo)原則使用always塊進(jìn)行可綜合的代碼設(shè)計(jì)時(shí)需要注意以下幾個(gè)問(wèn)題。(1)每個(gè)always塊只能有一個(gè)事件控制“@(event-expression)”，而且要緊跟在always關(guān)鍵字后面。(2)always塊可以表示
- 關(guān)鍵字： VHDL 進(jìn)階 代碼設(shè)計(jì) 邏輯
基于FPGA的IRIG-B標(biāo)準(zhǔn)DC code編碼器VHDL設(shè)計(jì)
- 為了實(shí)現(xiàn)靶場(chǎng)時(shí)統(tǒng)終端輸出IRIG-B標(biāo)準(zhǔn)DC code信號(hào)，采用VHDL語(yǔ)言在FPGA邏輯電路中設(shè)計(jì)了DC code編碼器硬件電路，通過(guò)QuartusⅡ軟件建立工程文件對(duì)VHDL語(yǔ)言DC code編碼器電路進(jìn)行編譯和仿真，獲得了符合IRIG-B標(biāo)準(zhǔn)的DC code信號(hào)。經(jīng)過(guò)實(shí)踐驗(yàn)證，該電路具有實(shí)現(xiàn)方法簡(jiǎn)單、電路穩(wěn)定性好、精度高的特點(diǎn)，實(shí)測(cè)同步精度小于1μs。
- 關(guān)鍵字： IRIG-B FPGA code VHDL
vhdl-ams介紹
即IEEE 1076.1標(biāo)準(zhǔn)。
VHDL-AMS是VHDL的一個(gè)分支，它支持模擬、數(shù)字、數(shù)模混合電路系統(tǒng)的建模與仿真。
http://www.eda.org/vhdl-ams/
Verilog-AMS與之類似。支持模擬、數(shù)字、數(shù)?；旌想娐废到y(tǒng)的建模與仿真。
http://www.eda.org/verilog-ams/
The VHDL-AMS language [ 查看詳細(xì) ]
vhdl-ams電路
vhdl-ams相關(guān)帖子
vhdl-ams資料下載
vhdl-ams專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473