vhdl-ams 文章 進入vhdl-ams技術(shù)社區(qū)
I2C總線控制器的VHDL設計及實現(xiàn)
- 摘 要：本文用VHDL設計了一個簡潔而實用的I2C總線控制器，介紹了詳細的設計思路和在FPGA中的實現(xiàn)，并給出了在嵌入式系統(tǒng)設計中的使用方法。關(guān)鍵詞：I2C總線；VHDL；FPGA 引言I2C總線以其接口簡單、使用靈活等突出優(yōu)點在數(shù)字系統(tǒng)中獲得了廣泛的應用。尤其在嵌入式系統(tǒng)中，I2C總線被普遍用來連接CPU/MCU和外圍器件。I2C總線規(guī)范經(jīng)過十幾年的實踐，發(fā)展了多層標準。從傳輸速率上劃分，有標準模式(100Kbit/s)，快速模式(400Kbit/s)，高速模式(3
- 關(guān)鍵字： FPGA I2C總線 VHDL
基于FPGA的可編程定時器/計數(shù)器8253的設計與實現(xiàn)
- 摘 要：本文介紹了可編程定時器/計數(shù)器8253的基本功能，以及一種用VHDL語言設計可編程定時器/計數(shù)器8253的方法，詳述了其原理和設計思想，并利用Altera公司的FPGA器件ACEX 1K予以實現(xiàn)。關(guān)鍵詞：FPGA；IP；VHDL 引言在工程上及控制系統(tǒng)中，常常要求有一些實時時鐘，以實現(xiàn)定時或延時控制，如定時中斷，定時檢測，定時掃描等，還要求有計數(shù)器能對外部事件計數(shù)。要實現(xiàn)定時或延時控制，有三種主要方法：軟件定時、不可編程的硬件定時、可編程的硬件定時器。其中可編
- 關(guān)鍵字： FPGA IP VHDL
基于FPGA的非對稱同步FIFO設計
- 摘 要：本文在分析了非對稱同步FIFO的結(jié)構(gòu)特點及其設計難點的基礎上，采用VHDL描述語言，并結(jié)合FPGA，實現(xiàn)了一種非對稱同步FIFO的設計。關(guān)鍵詞：非對稱同步FIFO；VHDL；FPGA；DLL；BlockRAM引言FIFO是一種常用于數(shù)據(jù)緩存的電路器件，可應用于包括高速數(shù)據(jù)采集、多處理器接口和通信中的高速緩沖等各種領域。然而在某些應用，例如在某數(shù)據(jù)采集和處理系統(tǒng)中，需要通過同步FIFO來連接8位A/D和16位數(shù)據(jù)總線的MCU，但是由于目前同步FIFO器件的輸入與輸
- 關(guān)鍵字： BlockRAM DLL FPGA VHDL 非對稱同步FIFO 存儲器
基于FPGA的高速數(shù)字鎖相環(huán)的設計與實現(xiàn)
- 摘 要：本文提出了一種利用邊沿觸發(fā)鑒相縮短鎖相環(huán)捕獲時間的方案，并詳細介紹了該方案基于FPGA的實現(xiàn)方法。通過對所設計的鎖相環(huán)進行計算機仿真和硬件測試，表明該方案確實可以提高鎖相環(huán)的捕獲性能。關(guān)鍵詞：數(shù)字鎖相環(huán)(DPLL)；捕獲時間；FPGA；VHDL引言捕獲時間是鎖相環(huán)的一個重要參數(shù)，指的是鎖相環(huán)從起始狀態(tài)到達鎖定狀態(tài)所需時間。在一些系統(tǒng)中，如跳頻通信系統(tǒng)，由于系統(tǒng)工作頻率不斷地發(fā)生快速變化(每秒幾百次到幾千次，甚至高達上萬次)，要求鎖相環(huán)能夠?qū)π盘栂辔豢焖俨东@。因此
- 關(guān)鍵字： FPGA VHDL 捕獲時間 數(shù)字鎖相環(huán)(DPLL)
用CPLD實現(xiàn)Gollmann密鑰流發(fā)生器
- 摘 要：本文根據(jù)Gollmann密鑰流發(fā)生器的原理和偽隨機序列產(chǎn)生的程序，利用VHDL語言和CPLD，設計出Gollmann密鑰流發(fā)生器。該發(fā)生器滿足一般的加密要求，可以保護信息傳輸?shù)陌踩?。關(guān)鍵詞：Gollmann ；VHDL ；CPLD；偽隨機序列引言對通信數(shù)據(jù)進行加密的方法可分為兩大類：軟加密和硬加密。其中硬加密具有加密強度大、可靠性高等特點。本文根據(jù)流密碼發(fā)生器原理，用CPLD設計出了Gollmann流密碼發(fā)生器。原理密碼安全的偽隨機序列發(fā)生器用于流密碼時十分理想
- 關(guān)鍵字： CPLD Gollmann VHDL 偽隨機序列
基于FPGA的同步測周期高精度數(shù)字頻率計的設計
- 摘 要：本文介紹了一種同步測周期計數(shù)器的設計，并基于該計數(shù)器設計了一個高精度的數(shù)字頻率計。文中給出了計數(shù)器的VHDL編碼，并對頻率計的FPGA實現(xiàn)進行了仿真驗證，給出了測試結(jié)果。關(guān)鍵詞：頻率計；VHDL；FPGA；周期測量 在現(xiàn)代數(shù)字電路設計中，采用FPGA結(jié)合硬件描述語言VHDL可以設計出各種復雜的時序和邏輯電路，具有設計靈活、可編程、高性能等優(yōu)點。本文將介紹一種基于FPGA，采用同步測周期的方法來實現(xiàn)寬頻段高精度數(shù)字頻率計的設計。 圖1 同步測周期計數(shù)器
- 關(guān)鍵字： FPGA VHDL 頻率計 周期測量
使用LeonardoSpectrum綜合Xilinx FPGA的VHDL程序
- 摘 要： 本文總結(jié)了使用LeonardoSpectrum綜合Xilinx FPGA的VHDL程序應用，以及在VHDL中使用不同類型RAM的方法。關(guān)鍵詞： LeonardoSpectrum；FPGA；VHDLLeonardoSpectrum 是Mentor Graphics公司設計的功能強大的EPLD/FPGA/ASIC綜合工具，支持大部分EPLD/FPGA廠商的產(chǎn)品。LeonardoSpectrum支持VHDL、Verilog、EDIF的綜合、優(yōu)化和定時分析，可
- 關(guān)鍵字： FPGA LeonardoSpectrum VHDL
vhdl-ams介紹
即IEEE 1076.1標準。
VHDL-AMS是VHDL的一個分支，它支持模擬、數(shù)字、數(shù)模混合電路系統(tǒng)的建模與仿真。
http://www.eda.org/vhdl-ams/
Verilog-AMS與之類似。支持模擬、數(shù)字、數(shù)模混合電路系統(tǒng)的建模與仿真。
http://www.eda.org/verilog-ams/
The VHDL-AMS language [ 查看詳細 ]
vhdl-ams電路
vhdl-ams相關(guān)帖子
vhdl-ams資料下載
vhdl-ams專欄文章
關(guān)于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473