<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實(shí)現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> vhdl-ams

vhdl-ams 文章進(jìn)入vhdl-ams技術(shù)社區(qū)

基于MUX的PSK調(diào)制系統(tǒng)設(shè)計(jì)

載波的兩種相位隨二進(jìn)制數(shù)字基帶信號離散變化稱為二進(jìn)制移相鍵控(2PSK)。對BPSK和DPSK調(diào)制原理研究基礎(chǔ)上，討論了數(shù)字化處理2PSK調(diào)制系統(tǒng)的模塊建立，在Max+PlusⅡ開發(fā)環(huán)境中，用VHDL語言設(shè)計(jì)BPSK和DPSK調(diào)制，利用MUX模塊完成了PSK調(diào)制系統(tǒng)，仿真和驗(yàn)證了其設(shè)計(jì)功能。
關(guān)鍵字： BPSK DPSK Max+PlusⅡ VHDL

單片機(jī)多機(jī)冗余設(shè)計(jì)及控制模塊的VHDL語言描述

本文提出一種表決式單片機(jī)多機(jī)冗余設(shè)計(jì)方案。該方案不同于中央系統(tǒng)的多機(jī)冗余設(shè)計(jì)。大規(guī)模系統(tǒng)冗余大多采用完善而復(fù)雜的機(jī)間通訊協(xié)議實(shí)現(xiàn)系統(tǒng)重構(gòu)，不太注重系統(tǒng)的實(shí)時(shí)性。本方案結(jié)構(gòu)簡單，易于實(shí)現(xiàn)，具有極強(qiáng)的實(shí)時(shí)
關(guān)鍵字：語言描述 VHDL 模塊設(shè)計(jì) 控制單片機(jī)

基于Petri網(wǎng)的并行控制器的VHDL實(shí)現(xiàn)

Petri網(wǎng)是異步并發(fā)系統(tǒng)建模與分析的一種重要工具，1962年由德國科學(xué)家C.A.Petri博士創(chuàng)立。40多年來，Petri網(wǎng)理論得到了很大的豐富和發(fā)展，其應(yīng)用領(lǐng)域也在不斷擴(kuò)大，越來越受到國際同行的重視，已成為計(jì)算機(jī)、自動(dòng)化和
關(guān)鍵字： VHDL 實(shí)現(xiàn) 控制器并行 Petri 基于

一種基于VHDL語言的全數(shù)字鎖相環(huán)的實(shí)現(xiàn)

　隨著集成電路技術(shù)的不斷進(jìn)步，數(shù)字化應(yīng)用逐漸普及，在數(shù)字通信、電力系統(tǒng)自動(dòng)化等方面越來越多地運(yùn)用了數(shù)字鎖相環(huán)。它的好處在于免去了模擬器件的繁瑣，而且成本低、易實(shí)現(xiàn)、省資源。本文綜合以上考慮，在一片F(xiàn)PGA
關(guān)鍵字： VHDL 全數(shù)字鎖相環(huán)

基于VHDL的SDRAM控制器的實(shí)現(xiàn)

在高速實(shí)時(shí)或者非實(shí)時(shí)信號處理系統(tǒng)當(dāng)中，使用大容量存儲(chǔ)器實(shí)現(xiàn)數(shù)據(jù)緩存是一個(gè)必不可少的環(huán)節(jié)，也是系統(tǒng)實(shí)現(xiàn)中的重點(diǎn)和難點(diǎn)之一。SDRAM（同步動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器）具有價(jià)格低廉、密度高、數(shù)據(jù)讀寫速度快的優(yōu)點(diǎn)，從而成
關(guān)鍵字：實(shí)現(xiàn) 控制器 SDRAM VHDL 基于

基于Multisim的VHDL建模與仿真

摘要：主要分析了QuartusⅡ的特點(diǎn)和虛擬仿真軟件的優(yōu)越性，以交通燈控制系統(tǒng)為例，介紹了在虛擬仿真軟件Multisim平臺(tái)上使用VHDL硬件描述語言進(jìn)行程序編寫、電路建模和仿真的方法。仿真實(shí)驗(yàn)證明了該方法的有效性。
關(guān)
關(guān)鍵字： Multisim VHDL 電路仿真交通燈

FCSR原理及其VHDL語言的實(shí)現(xiàn)

摘　要：偽隨機(jī)序列發(fā)生器是序列密碼設(shè)計(jì)中的重要環(huán)節(jié)，F(xiàn)CSR是其中一類重要思想。本文介紹了FCSR的特性和產(chǎn)生方法，并用VHDL語言予以實(shí)現(xiàn)，給出FCSR序列的主程序和仿真波形，最后指出需要注意的問題。關(guān)鍵詞：進(jìn)位移
關(guān)鍵字： FCSR VHDL 原理

通用異步串行接口的VHDL實(shí)用化設(shè)計(jì)

摘要：通用異步串行接口(Universal AsynchrONous Receiver TraNSmitter，UART)在通信、控制等領(lǐng)域得到了廣泛應(yīng)用。根據(jù)UART接口特點(diǎn)和應(yīng)用需求，以提高VHDL設(shè)計(jì)的穩(wěn)定性和降低功耗為目標(biāo)，本文討論了UART接口中時(shí)鐘
關(guān)鍵字： VHDL 異步串行接口

基于VHDL的彩燈控制

隨著科技日新月異的發(fā)展，在現(xiàn)代生活中，彩燈作為一種景觀，安裝在建筑物的適當(dāng)?shù)胤揭皇亲鳛檠b飾增添節(jié)日氣氛，二是有一種廣告宣傳的作用;用在舞臺(tái)上增強(qiáng)晚會(huì)燈光效果。對動(dòng)態(tài)燈光實(shí)時(shí)控制的裝置很多，如電腦編程4路
關(guān)鍵字： VHDL 彩燈控制

基于VHDL語言的FPGA簡易數(shù)字鐘設(shè)計(jì)

作為一個(gè)菜鳥我很愿意分享下我做的一些小東西，記得一年前好像少幾天吧，看記錄是2009年5月19日我用51單片機(jī)做數(shù)字鐘的情景，那個(gè)時(shí)候用匯編，焦頭爛額，做了三天，還請教了老師。哎，現(xiàn)在都已經(jīng)用C了，而且重心已經(jīng)
關(guān)鍵字：數(shù)字設(shè)計(jì) 簡易 FPGA VHDL 語言基于

基于VHDL實(shí)現(xiàn)多路彩燈控制器設(shè)計(jì)應(yīng)用

一、多路彩燈控制器設(shè)計(jì)原理設(shè)計(jì)一個(gè)彩燈控制程序器。可以實(shí)現(xiàn)四種花型循環(huán)變化，有復(fù)位開關(guān)。整個(gè)系統(tǒng)共有三個(gè)輸入信號CLK，RST，SelMode，八個(gè)輸出信號控制八個(gè)彩燈。時(shí)鐘信號CLK脈沖由系統(tǒng)的晶振產(chǎn)生。各種不同花
關(guān)鍵字： VHDL 多路燈控制器設(shè)計(jì)

VHDL-AMS在控制系統(tǒng)分析與設(shè)計(jì)中的應(yīng)用

1 引言EDA是現(xiàn)代電子系統(tǒng)設(shè)計(jì)的關(guān)鍵技術(shù)。硬件描述語言VHDL以其“代碼復(fù)用”(code re-use)遠(yuǎn)高于傳統(tǒng)的原理圖輸入法等諸多優(yōu)點(diǎn)，逐漸成為EDA技術(shù)中主要的輸入工具。然而，基于IEEE VHDL Std 1076-1993標(biāo)準(zhǔn)
關(guān)鍵字： VHDL-AMS 控制系統(tǒng) 分析中的應(yīng)用

基于VHDL +FPGA 的自動(dòng)售貨機(jī)控制模塊的設(shè)計(jì)與實(shí)現(xiàn)

EDA技術(shù)是以計(jì)算機(jī)為工具完成數(shù)字系統(tǒng)的邏輯綜合、布局布線和設(shè)計(jì)仿真等工作。電路設(shè)計(jì)者只需要完成對系統(tǒng)功能的描述,就可以由計(jì)算機(jī)軟件進(jìn)行系統(tǒng)處理,最后得到設(shè)計(jì)結(jié)果,并且修改設(shè)計(jì)方案如同修改軟件一樣方便。利用
關(guān)鍵字： VHDL FPGA 自動(dòng)售貨機(jī) 控制模塊

基于EP1C6Q240C8和VHDL的定時(shí)器模塊化方案設(shè)計(jì)

本設(shè)計(jì)采用可編程芯片和VHDL語言進(jìn)行軟硬件設(shè)計(jì)，不但可使硬件大為簡化，而且穩(wěn)定性也有明顯提高。由于可編程芯片的頻率精度可達(dá)到50 MHz，因而計(jì)時(shí)精度很高。本設(shè)計(jì)采用逐位設(shè)定預(yù)置時(shí)間，其最長時(shí)間設(shè)定可長達(dá)99小
關(guān)鍵字： 240C Q240 VHDL 240

全同步數(shù)字頻率計(jì)的 VHDL設(shè)計(jì)與仿真

1 引言

頻率測量不僅在工程應(yīng)用中有非常重要的意義，而且在高精度定時(shí)系統(tǒng)中也處于核心地位，plusmn;1個(gè)計(jì)數(shù)誤差通常是限制頻率測量精度進(jìn) 一步提高的重要原因。由于測頻技術(shù)的重要性，使測頻方法也有了很大的發(fā)
關(guān)鍵字： VHDL 數(shù)字頻率計(jì) 仿真

共328條 12/22 |‹ « 10 11 12 13 14 15 16 17 18 19 » ›|

vhdl-ams介紹

　　即IEEE 1076.1標(biāo)準(zhǔn)。　　VHDL-AMS是VHDL的一個(gè)分支，它支持模擬、數(shù)字、數(shù)模混合電路系統(tǒng)的建模與仿真。　　http://www.eda.org/vhdl-ams/ 　　Verilog-AMS與之類似。支持模擬、數(shù)字、數(shù)模混合電路系統(tǒng)的建模與仿真。　　http://www.eda.org/verilog-ams/ 　　The VHDL-AMS language [ 查看詳細(xì) ]

vhdl-ams電路

一種多功能電子密碼鎖的VHDL設(shè)計(jì)
FPGA實(shí)現(xiàn)的數(shù)字密碼鎖
基于FPGA的通用數(shù)控分頻器的設(shè)計(jì)與實(shí)現(xiàn)
基于VHDL的洗衣機(jī)控制器的設(shè)計(jì)

vhdl-ams相關(guān)帖子

資料分享 | 講義《VHDL編程風(fēng)格與技巧》pdf下載
選擇VHDL還是Verilog.pdf
VHDL算術(shù)邏輯器件設(shè)計(jì).pdf
基于VHDL的4PSK調(diào)制器設(shè)計(jì)與仿真.pdf
5級M序列生成總有問題！求大神幫忙看下，到底是哪里不對？
CPLD VHDL 如何在一個(gè)時(shí)鐘周期的低電平期間產(chǎn)生多個(gè)脈沖？
電子鐘VHDL設(shè)計(jì)
vhdl_vhdl是什么

vhdl-ams資料下載

VHDL語言基礎(chǔ)的學(xué)習(xí)課件免費(fèi)下載
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
VHDL編程風(fēng)格.pdf
選擇VHDL還是Verilog.pdf
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl

vhdl-ams專欄文章

2021熱門技術(shù)回顧：工業(yè)無縫連接、智能駕駛、UWB定位、無線快充

熱門主題

VHDL-AMS 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();