<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> vhdl-ams

          基于VHDL的可變速彩燈控制器的設(shè)計(jì)

          • 介紹一種基于VHDL的可變速彩燈控制器的設(shè)計(jì)方案,該系統(tǒng)無需外加輸入信號(hào),只需一個(gè)時(shí)鐘信號(hào)就能實(shí)現(xiàn)以4種不同速度循環(huán)演示8種花型。該系統(tǒng)較以前的傳統(tǒng)設(shè)計(jì)具有硬件電路簡單、體積小、功耗低、可靠性高等特點(diǎn)。特別是可以在不修改硬件電路的基礎(chǔ)上,僅通過更改軟件就能實(shí)現(xiàn)任意修改花型的編程控制方案,而且設(shè)計(jì)非常方便,設(shè)計(jì)的電路保密性強(qiáng)。
          • 關(guān)鍵字: 控制器  設(shè)計(jì)  彩燈  變速  VHDL  基于  

          基于VHDL/CPLD的I2C串行總線控制器設(shè)計(jì)及實(shí)現(xiàn)

          • 分析了I2C串行總線的數(shù)據(jù)傳輸機(jī)制,用VHDL設(shè)計(jì)了串行總線控制電路,其中包括微處理器接口電路和I2C總線接口電路。采用ModelSim Plus 6.0 SE軟件進(jìn)行了前仿真和調(diào)試,并在Xilinx ISE 7.1i開發(fā)環(huán)境下進(jìn)行了綜合、后仿真和CPLD器件下載測試。 結(jié)果表明實(shí)現(xiàn)了I2C串行總線協(xié)議的要求。
          • 關(guān)鍵字: 控制器  設(shè)計(jì)  實(shí)現(xiàn)  總線  串行  VHDL/CPLD  I2C  基于  

          采用VHDL設(shè)計(jì)的全數(shù)字鎖相環(huán)電路設(shè)計(jì)

          • 摘要:敘述了全數(shù)字鎖相環(huán)的工作原理,提出了應(yīng)用VHDL 技術(shù)設(shè)計(jì)全數(shù)字鎖相環(huán)的方法,并用復(fù)雜可編程邏輯器件CPLD 予以實(shí)現(xiàn),給出了系統(tǒng)主要模塊的設(shè)計(jì)過程和仿真結(jié)果。0  引言全數(shù)字鎖相環(huán)(DPLL) 由于避免了模擬鎖相環(huán)存
          • 關(guān)鍵字: VHDL  全數(shù)字  電路設(shè)計(jì)  鎖相環(huán)    

          VHDL設(shè)計(jì)的微型打印機(jī)控制器技術(shù)

          • 1 引言   VHDL是一種面向設(shè)計(jì)、多層次的數(shù)字系統(tǒng)設(shè)計(jì)的標(biāo)準(zhǔn)化硬件描述語言,VHDL不需依賴馮?諾伊曼結(jié)構(gòu),可實(shí)現(xiàn)時(shí)序和真正并行設(shè)計(jì),從而開辟一種全新的數(shù)字系統(tǒng)的設(shè)計(jì)途徑。使用VHDL語言更便于建立層次結(jié)構(gòu)和元件
          • 關(guān)鍵字: 控制器  技術(shù)  打印機(jī)  微型  設(shè)計(jì)  VHDL  

          基于VHDL的TP UP-SF微型打印機(jī)控制器設(shè)計(jì)

          • 1引言VHDL是一種面向設(shè)計(jì)、多層次的數(shù)字系統(tǒng)設(shè)計(jì)的標(biāo)準(zhǔn)化硬件描述語言,VHDL不需依賴馮·諾伊曼結(jié)...
          • 關(guān)鍵字: VHDL  微型打印機(jī)控制器  電路設(shè)計(jì)  

          VHDL設(shè)計(jì)中信號(hào)與變量問題的研究

          • VHDL設(shè)計(jì)中信號(hào)與變量問題的研究,  在VHDL程序設(shè)計(jì)中,可以充分利用信號(hào)或變量的系統(tǒng)默認(rèn)值,來靈活實(shí)現(xiàn)設(shè)計(jì)目標(biāo)。本文從應(yīng)用的角度舉例說明了VHDL設(shè)計(jì)中信號(hào)與變量的區(qū)別,以及正確的使用方法,并介紹了為信號(hào)或變量賦予初始值的技巧?! 「攀觥?/li>
          • 關(guān)鍵字: 問題  研究  變量  信號(hào)  設(shè)計(jì)  VHDL  

          VHDL設(shè)計(jì)中信號(hào)與變量問題的研究

          • 在VHDL程序設(shè)計(jì)中,可以充分利用信號(hào)或變量的系統(tǒng)默認(rèn)值,來靈活實(shí)現(xiàn)設(shè)計(jì)目標(biāo)。本文從應(yīng)用的角度舉例說明了...
          • 關(guān)鍵字: VHDL  設(shè)計(jì)  變量  初始值  

          基于VHDL的圖像傳感器TCDl206的驅(qū)動(dòng)設(shè)計(jì)

          • 摘要:介紹圖像傳感器TCDl206的主要特點(diǎn)、結(jié)構(gòu)原理、引腳功能,并詳細(xì)分析其驅(qū)動(dòng)時(shí)序。通過研究采用VHDL實(shí)現(xiàn)TCDl206驅(qū)動(dòng)脈沖的方法及邏輯設(shè)計(jì)原理,完成了驅(qū)動(dòng)脈沖的VHDL程序設(shè)計(jì)和時(shí)序仿真。仿真結(jié)果證明了該驅(qū)動(dòng)電
          • 關(guān)鍵字: 驅(qū)動(dòng)  設(shè)計(jì)  TCDl206  傳感器  VHDL  圖像  基于  

          采用CPLD/FPGA的VHDL語言電路優(yōu)化原理設(shè)計(jì)

          • 采用CPLD/FPGA的VHDL語言電路優(yōu)化原理設(shè)計(jì),VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言,是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。它是一種面向設(shè)計(jì)、多層次的硬件描述語言,是集行為描述、RTL
          • 關(guān)鍵字: 優(yōu)化  原理  設(shè)計(jì)  電路  語言  CPLD/FPGA  VHDL  采用  

          基于CPLD/FPGA的VHDL語言電路優(yōu)化設(shè)計(jì)

          基于VHDL語言的按鍵消抖電路設(shè)計(jì)及仿真

          • 按鍵開關(guān)是電子設(shè)備實(shí)現(xiàn)人機(jī)對(duì)話的重要器件之一。由于大部分按鍵是機(jī)械觸點(diǎn),在觸點(diǎn)閉合和斷開時(shí)都會(huì)產(chǎn)生抖動(dòng)。為避免抖動(dòng)引起誤動(dòng)作造成系統(tǒng)的不穩(wěn)定,就要求消除按鍵的抖動(dòng),確保按鍵每按一次只做一次響應(yīng)。
          • 關(guān)鍵字: 電路設(shè)計(jì)  仿真  按鍵  語言  VHDL  基于  

          基于VHDL的4PSK的設(shè)計(jì)與實(shí)現(xiàn)

          • 1 引言
            實(shí)際通信中的許多信道都不能直接傳送基帶信號(hào),必須使用基帶信號(hào)控制載波波形的某些參量,使得這些參量隨基帶信號(hào)的變化而變化,即正弦載波調(diào)制。數(shù)字通信系統(tǒng)有二進(jìn)制數(shù)字調(diào)制和多進(jìn)制調(diào)制兩種方式。而
          • 關(guān)鍵字: 實(shí)現(xiàn)  設(shè)計(jì)  4PSK  VHDL  基于  VHDL,4PSK,調(diào)制,解調(diào)  

          基于Max+Plus II和VHDL的電子密碼鎖設(shè)計(jì)

          • 近年來,隨著生活水平的不斷改善,個(gè)人財(cái)富日益增長,人們對(duì)安全防盜的要求也逐漸提高。安全可靠、使用方便的電子密碼鎖成了人們防盜的首選。以Max +PlusⅡ(Multiple Array Matrix and ProgrammingLogic User 
          • 關(guān)鍵字: Plus  VHDL  Max  電子密碼鎖    
          共326條 18/22 |‹ « 13 14 15 16 17 18 19 20 21 22 »

          vhdl-ams介紹

            即IEEE 1076.1標(biāo)準(zhǔn)。   VHDL-AMS是VHDL的一個(gè)分支,它支持模擬、數(shù)字、數(shù)模混合電路系統(tǒng)的建模與仿真。   http://www.eda.org/vhdl-ams/   Verilog-AMS與之類似。支持模擬、數(shù)字、數(shù)?;旌想娐废到y(tǒng)的建模與仿真。   http://www.eda.org/verilog-ams/   The VHDL-AMS language [ 查看詳細(xì) ]

          熱門主題

          VHDL-AMS    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();