<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來(lái)之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> vhdl-ams

vhdl-ams 文章進(jìn)入vhdl-ams技術(shù)社區(qū)

基于VHDL的直流電機(jī)控制功能模塊設(shè)計(jì)

隨著社會(huì)的發(fā)展，直流電機(jī)的應(yīng)用越來(lái)越普遍，對(duì)直流電機(jī)控制方式的要求也不斷提高。本文利用ALTERA公司最新開(kāi)發(fā)...
關(guān)鍵字： VHDL 直流電機(jī)控制

基于VHDL的直流電機(jī)控制功能模塊設(shè)計(jì)

仝勇陶東婭金銀旗
(1．臺(tái)州職業(yè)技術(shù)學(xué)院機(jī)電工程學(xué)院 2．臺(tái)州市光躍飲水設(shè)備有限公司)
摘要：介紹了一種基于VHDL的直流電機(jī)控制功能模塊的設(shè)計(jì)方案。用硬件描述語(yǔ)言VHDL寫代碼生成功能模塊IP核，并通過(guò)SOPC Bu
關(guān)鍵字：功能模塊設(shè)計(jì) 控制電機(jī) VHDL 直流基于

基于VHDL和FPGA的多種分頻實(shí)現(xiàn)方法介紹

基于VHDL和FPGA的多種分頻實(shí)現(xiàn)方法介紹,分頻器是數(shù)字系統(tǒng)設(shè)計(jì)中的基本電路，根據(jù)不同設(shè)計(jì)的需要，我們會(huì)遇到偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻等，有時(shí)要求等占空比，有時(shí)要求非等占空比。在同一個(gè)設(shè)計(jì)中有時(shí)要求多種形式的分頻。通常由計(jì)數(shù)器或計(jì)數(shù)器的級(jí)聯(lián)
關(guān)鍵字：方法介紹實(shí)現(xiàn) 多種 VHDL FPGA 基于

基于高速串行BCD碼除法的數(shù)字頻率計(jì)的設(shè)計(jì)

摘要：介紹了在PPGA芯片上實(shí)現(xiàn)數(shù)字頻率計(jì)的原理。對(duì)各種硬件除法進(jìn)行了比較，提出了高速串行BCD碼除法的硬件算 ...
關(guān)鍵字：頻率測(cè)量周期測(cè)量 FPGA VHDL 狀態(tài)機(jī)

基于VHDL的MTM總線主模塊有限狀態(tài)機(jī)設(shè)計(jì)

摘要：為了能夠更簡(jiǎn)潔嚴(yán)謹(jǐn)?shù)孛枋鯩TM總線的主模塊有限狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)換，同時(shí)減少FPGA芯片功耗，提高系統(tǒng)穩(wěn)定性，文中在分析MTM總線結(jié)構(gòu)和主模塊有限狀態(tài)機(jī)模型的基礎(chǔ)上，基于VHDL語(yǔ)言采用“單進(jìn)程”式對(duì)該
關(guān)鍵字：有限狀態(tài) 設(shè)計(jì) 模塊總線 VHDL MTM 基于

解析基于FPGA的智能控制器設(shè)計(jì)及測(cè)試方法

1引言隨著市場(chǎng)需求的增長(zhǎng)，超大規(guī)模集成電路的集成度和工藝水平不斷提高，在一個(gè)芯片上完成系統(tǒng)級(jí)的...
關(guān)鍵字： FPGA VHDL 仿真測(cè)試智能控制器

采用VHDL和發(fā)接復(fù)用器的SDH系統(tǒng)設(shè)計(jì)及FPGA仿真

采用VHDL和發(fā)接復(fù)用器的SDH系統(tǒng)設(shè)計(jì)及FPGA仿真,針對(duì)目前國(guó)內(nèi)SDH系統(tǒng)中還沒(méi)有一個(gè)專門的E1分接復(fù)用芯征，本文介紹一種用高級(jí)硬件描述語(yǔ)言VHDL及狀態(tài)轉(zhuǎn)移圖完成該發(fā)接復(fù)用器的設(shè)計(jì)的新型設(shè)計(jì)方法及其FPGA實(shí)現(xiàn)。并給出了用Xilinx FoundaTIon tools EDA軟件設(shè)計(jì)的電路
關(guān)鍵字：設(shè)計(jì) FPGA 仿真系統(tǒng) SDH VHDL 復(fù)用器采用

采用FPGA和VHDL語(yǔ)言的多按鍵狀態(tài)識(shí)別系統(tǒng)

采用FPGA和VHDL語(yǔ)言的多按鍵狀態(tài)識(shí)別系統(tǒng),這里提出一種利用FPGA的I/0端口數(shù)多和可編程的特點(diǎn)，采用VHDL語(yǔ)言的多按鍵狀態(tài)識(shí)別系統(tǒng)，實(shí)現(xiàn)識(shí)別60個(gè)按鍵自由操作，并簡(jiǎn)化MCU的控制信號(hào)?！　? 系統(tǒng)設(shè)計(jì)方案　　FPGA是一種可編程邏輯器件，它具有良好性能、極高的
關(guān)鍵字：狀態(tài) 識(shí)別系統(tǒng) 按鍵語(yǔ)言 FPGA VHDL 采用

FPGA驅(qū)動(dòng)LED靜態(tài)顯示和動(dòng)態(tài)顯示的VHDL程序

例1：FPGA驅(qū)動(dòng)LED靜態(tài)顯示　　--文件名：decoder.vhd　　--功能：譯碼輸出模塊，LED為共陽(yáng)接法　　--最后修改日期：2004.3.24　　library IEEE;　　use IEEE.STD_LOGIC_1164.ALL;　　use IEEE.STD_LOGIC_ARITH.ALL;　
關(guān)鍵字： FPGA VHDL LED 驅(qū)動(dòng)

基于VHDL的交通燈控制器設(shè)計(jì)

應(yīng)用VHDL語(yǔ)言設(shè)計(jì)數(shù)字系統(tǒng)，大部分設(shè)計(jì)工作可在計(jì)算機(jī)上完成，從而縮短系統(tǒng)開(kāi)發(fā)時(shí)間，提高工作效率。下面介紹基于VHDL設(shè)計(jì)交通燈控制器的一種方案，并給出源程序和仿真結(jié)果。　　1 系統(tǒng)功能與要求　　交通燈控制器控
關(guān)鍵字：設(shè)計(jì) 控制器交通 VHDL 基于

AMS+Infineon動(dòng)力電池管理系統(tǒng)解決方案

做為電動(dòng)車的核心—動(dòng)力電池的安全一直是電動(dòng)汽車的難點(diǎn)與重點(diǎn)，誰(shuí)掌握了動(dòng)力電池管理技術(shù)，誰(shuí)就掌握了未來(lái)電動(dòng)汽車市場(chǎng)。本文介紹了品佳集團(tuán)以Infineon高性能16位MCU XC164為平臺(tái)，輔以AMS高精度、零溫漂的動(dòng)力
關(guān)鍵字： Infineon AMS 動(dòng)力電池管理系統(tǒng)

基于VHDL語(yǔ)言對(duì)高速A/D器件TLC5510控制的實(shí)現(xiàn)

基于VHDL語(yǔ)言對(duì)高速A/D器件TLC5510控制的實(shí)現(xiàn),--TLC5510 VHDL控制程序　　--文件名：TLC5510.vhd　　--功能：基于VHDL語(yǔ)言，實(shí)現(xiàn)對(duì)高速A/D器件TLC5510控制　　--最后修改日期：2004.3.20　　library ieee;　　use ieee.std_logic_1164.all;　　entity tlc5510 is
關(guān)鍵字： TLC5510 控制實(shí)現(xiàn) 器件 A/D VHDL 語(yǔ)言高速基于

基于FPGA的中文字符顯示的VHDL程序

基于FPGA的中文字符顯示的VHDL程序,--文件名：lcd_driver.vhd?！　?-功能：FGAD驅(qū)動(dòng)LCD顯示中文字符“年”。　　--最后修改日期：2004.3.24?！　ibrary IEEE;　　use IEEE.STD_LOGIC_1164.ALL;　　use IEEE.STD_LOGIC_ARITH.ALL;　　use
關(guān)鍵字： VHDL 程序顯示字符 FPGA 中文基于

基于VHDL的基帶信號(hào)的MFSK調(diào)制

基于VHDL的基帶信號(hào)的MFSK調(diào)制,--多進(jìn)制數(shù)字頻率調(diào)制(MFSK)系統(tǒng)VHDL程序　　--文件名：MFSK　　--功能：基于VHDL硬件描述語(yǔ)言，完成對(duì)基帶信號(hào)的MFSK調(diào)制　　--說(shuō)明：這里MFSK的M為4　　--最后修改日期：2004.2.13　　library ieee;　　use ieee.s
關(guān)鍵字： MFSK 調(diào)制信號(hào) 基帶 VHDL 基于

用VHDL/VerilogHD語(yǔ)言開(kāi)發(fā)PLD/FPGA的完整流程

用VHDL/VerilogHD語(yǔ)言開(kāi)發(fā)PLD/FPGA的完整流程,用VHDL/VerilogHD語(yǔ)言開(kāi)發(fā)PLD/FPGA的完整流程為：　　1.文本編輯：用任何文本編輯器都可以進(jìn)行，也可以用專用的HDL編輯環(huán)境。通常VHDL文件保存為.vhd文件，Verilog文件保存為.v文件　　2.功能仿真：將文件調(diào)入HDL仿真
關(guān)鍵字：完整流程 PLD/FPGA 開(kāi)發(fā) 語(yǔ)言 VHDL/VerilogHD

共328條 13/22 |‹ « 11 12 13 14 15 16 17 18 19 20 » ›|

vhdl-ams介紹

　　即IEEE 1076.1標(biāo)準(zhǔn)。　　VHDL-AMS是VHDL的一個(gè)分支，它支持模擬、數(shù)字、數(shù)?；旌想娐废到y(tǒng)的建模與仿真。　　http://www.eda.org/vhdl-ams/ 　　Verilog-AMS與之類似。支持模擬、數(shù)字、數(shù)?；旌想娐废到y(tǒng)的建模與仿真。　　http://www.eda.org/verilog-ams/ 　　The VHDL-AMS language [ 查看詳細(xì) ]

vhdl-ams電路

一種多功能電子密碼鎖的VHDL設(shè)計(jì)
FPGA實(shí)現(xiàn)的數(shù)字密碼鎖
基于FPGA的通用數(shù)控分頻器的設(shè)計(jì)與實(shí)現(xiàn)
基于VHDL的洗衣機(jī)控制器的設(shè)計(jì)

vhdl-ams相關(guān)帖子

資料分享 | 講義《VHDL編程風(fēng)格與技巧》pdf下載
選擇VHDL還是Verilog.pdf
VHDL算術(shù)邏輯器件設(shè)計(jì).pdf
基于VHDL的4PSK調(diào)制器設(shè)計(jì)與仿真.pdf
5級(jí)M序列生成總有問(wèn)題！求大神幫忙看下，到底是哪里不對(duì)？
CPLD VHDL 如何在一個(gè)時(shí)鐘周期的低電平期間產(chǎn)生多個(gè)脈沖？
電子鐘VHDL設(shè)計(jì)
vhdl_vhdl是什么

vhdl-ams資料下載

VHDL語(yǔ)言基礎(chǔ)的學(xué)習(xí)課件免費(fèi)下載
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
VHDL編程風(fēng)格.pdf
選擇VHDL還是Verilog.pdf
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl

vhdl-ams專欄文章

2021熱門技術(shù)回顧：工業(yè)無(wú)縫連接、智能駕駛、UWB定位、無(wú)線快充

熱門主題

VHDL-AMS 樹(shù)莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();